



دعم فني

دوائر رقمية

١٢١ دعم



الحمد لله وحده، والصلوة والسلام على من لا نبي بعده، محمد وعلى آله وصحبه، وبعد:

تسعى المؤسسة العامة للتعليم الفني والتدريب المهني لتأهيل الكوادر الوطنية المدرية القادرة على شغل الوظائف التقنية والفنية والمهنية المتوفرة في سوق العمل، ويأتي هذا الاهتمام نتيجة للتوجهات السديدة من لدن قادة هذا الوطن التي تصب في مجملها نحو إيجاد وطن متكامل يعتمد ذاتياً على موارده وعلى قوة شبابه المسلح بالعلم والإيمان من أجل الاستمرار قدماً في دفع عجلة التقدم التنموي: لتصل بعون الله تعالى لمصاف الدول المتقدمة صناعياً.

وقد خططت الإدارة العامة لتصميم وتطوير المناهج خطوة إيجابية تتفق مع التجارب الدولية المتقدمة في بناء البرامج التدريبية، وفق أساليب علمية حديثة تحاكي متطلبات سوق العمل بكافة تخصصاته لتلبى متطلباته ، وقد تمثلت هذه الخطوة في مشروع إعداد المعايير المهنية الوطنية الذي يمثل الركيزة الأساسية في بناء البرامج التدريبية، إذ تعتمد المعايير في بنائها على تشكيل لجان تخصصية تمثل سوق العمل والمؤسسة العامة للتعليم الفني والتدريب المهني بحيث تتوافق الرؤية العلمية مع الواقع العملي الذي تفرضه متطلبات سوق العمل، لتخرج هذه اللجان في النهاية بنظرة متكاملة لبرنامج تدريسي أكثر التصاقاً بسوق العمل، وأكثر واقعية في تحقيق متطلباته الأساسية.

وتتناول هذه الحقيقة التدريبية " دواتر رقمية " لمتدربى قسم " دعم فني " للكليات التقنية موضوعات حيوية تتناول كيفية اكتساب المهارات اللازمة لهذا التخصص.

والإدارة العامة لتصميم وتطوير المناهج وهي تضع بين يديك هذه الحقيقة التدريبية تأمل من الله عز وجل أن تسهم بشكل مباشر في تأصيل المهارات الضرورية الالزمة، بأسلوب مبسط يخلو من التعقيد، وبالاستعانة بالتطبيقات والأشكال التي تدعم عملية اكتساب هذه المهارات.

والله نسأل أن يوفق القائمين على إعدادها المستفيدين منها لما يحبه ويرضاه: إنه سميع مجيب الدعاء.

الإدارة العامة لتصميم وتطوير المناهج

أبرزت الإلكترونيات الرقمية نمواً مستمراً وسريعاً خلال العقود الأخيرة. يتمثل هذا النمو في نتائج خطوات متقدمة أستحوذتها التطبيقات في مجال تصميم وتصنيع الإلكترونيات الدقيقة، تقنية الحاسوب وأنظمة المعلومات. مما أدى إلى استخدام الدوائر الرقمية في تزايد مستمر .

إن الدوائر الرقمية متواجدة في كل أنواع المعدات الإلكترونية من الساعة الإلكترونية إلى أجهزة الحواسيب الكبيرة.

إنه من الضروري معرفة النظريات الأساسية للإلكترونيات الرقمية لغرض فهم مبادئ الدوائر الرقمية ، اكتساب المهارات وإمكانية تصحيح الخطأ. وللوصول إلى الهدف المطلوب نشرع في مقدمة في الدوائر الرقمية والتماثلية وكذلك أنواع الإشارات التي غالباً ما نلقاها متواجدة في هذا المجال والأدوات والأجهزة التي تمكنا من القياس وتصحيح الأخطاء في الدوائر الرقمية.

ويكون موضوع الوحدة الثانية التعرف على بعض النظم العددية التي لها علاقة مع نوع الإشارات المستخدمة في الدوائر الرقمية والتي تمثل عموماً في حالتين للجهد ، الحالة المنخفضة Low أو صفر والحالة المرتفعة High أو واحد وهذا يتلائم رياضياً مع النظام العدي الثنائي والذي يتكون من الرمز 0 و 1.

تمثل الوظائف المنطقية الرقمية في العمليات الابتدائية الأساسية التي تؤديها الدوائر الرقمية. يكون موضوع البوابات الأساسية والثانوية محور هذه العمليات.

الهدف من الوحدة الرابعة هو تجميع وتركيب البوابات الأساسية والثانوية لأداء مهمة معينة. يبدأ من تطبيقات أو عمليات بسيطة كالجمع والمقارنة حتى نصل إلى الدوائر المعقدة مثل مجمع القنوات Demultiplexer أو معد Multiplexer .

تزداد الدواوين الرقمية أكثر تعقيد عند دراسة القلابات مع أنواعها الرئيسية وجداول الحقيقة المتعلقة بكل نوع، مروراً بدواوين العدادات والسجلات والذاكرة والتي على وجه العموم على تجميلات للقلابات تكون في تركيبات معينة.

والوصول في النهاية إلى آخر وحدة ما يمكننا من معرفة مبدأ تشغيل المعالج الدقيق الذي يتكون أساساً على تركيبة معقدة تحتوي على عدد كبير من البوابات الأساسية وأغلب الدواوين التي تعرفنا عليها في الوحدات السابقة.



دواير رقمية

مقدمة الدواير الرقمية

الجذارة:

التعرف على الكميات الرقمية والكميات التماضية لإمكانية التفريق بينهما.

الأهداف:

يكون المتدرب بعد دراسة هذه الوحدة قادرًا على:

١. التعرف على الكميات التماضية والرقمية .
٢. معرفة أنواع الإشارات الرقمية .
٣. معرفة النبضات المستخدمة في الإشارات الرقمية .
٤. معرفة المستويات المنطقية .
٥. معرفة أنواع أجهزة العرض والقياس المستخدمة في الدوائر الرقمية.

مستوى الأداء:

أن يصل المتدرب إلى إتقان الجذارة بنسبة ٩٠٪

الوقت المتوقع للتدريب:

ثلاث ساعات .

الوسائل المساعدة:


متطلبات الوحدة:

الكميات الرقمية والتماثلية

تنقسم الدوائر الإلكترونية إلى قسمين : الرقمية والتماثلية. تحتوي الإلكترونيات الرقمية على كميات ذات قيم منفردة (Discrete) ، أما الإلكترونيات التماضية فإنها تحتوي على كميات ذات قيم متواصلة (Continuous) .


في كثير من الحالات تكون التطبيقات مبنية على الصيغة الرقمية والتماثلية لإشارة في نفس الوقت ، لذا يستحسن التعرف على الكميات والإشارات التماضية بالرغم أن الموضوع الأساسي في حالتنا هو الإلكترونيات الرقمية.

الكمية التماضية هي الكمية ذات القيم المتواصلة (Continuous) والكمية الرقمية هي الكمية ذات القيم المنفردة (Discrete) . يوضح الشكل (١ - ١) إشارة ذات صيغة تماضية أما الشكل (١ - ٢) فهو يمثل إشارة ذات صيغة رقمية .




الشكل (١ - ١): إشارة تماضية.

تكون طبيعة الظواهر الفيزيائية المراد قياسها أو معالجتها تماضية. على سبيل المثال نذكر تغير درجة حرارة الجو التي غالباً ما تتراوح من قيمة إلى قيمة أخرى بصفة متواصلة سواء كانت حالة ارتفاع درجة الحرارة من الصباح الباكر إلى الزوال أو انخفاضها من بداية العصر إلى آخر الليل.



الشكل (١ - ٢) : إشارة رقمية.


إذا قمنا بقياس درجة الحرارة بواسطة حساس دقيق فإننا نلاحظ أن التغير يحدث بصفة متواصلة من قيمة إلى أي قيمة أخرى، قد يبلغ عدد القيم بين هاتين القيمتين عدداً يقارب ما لا نهاية من القيم. لهذا السبب تكون عملية معالجة تماضية بواسطة الحاسوب مستحيلة لأن الحاسوب يتعامل بكميات محددة ومعروفة لديه ألا وهي الكميّات الثنائيّة (الأصفار والآحاد) والتي هي أبسط صيغة للكميّات الرقميّة. إذا أردنا رسم درجة الحرارة بدلاله الزمن خلال يوم صيفي حار فإنه سيشبه المنحنى المرسوم على الشكل (١ - ٣) . ونلاحظ في هذه الحالة تواصل كل نقاط المنحنى مع بعضها البعض.



الشكل(١ - ٣) : إشارة تتماثلية تبين درجة الحرارة بدلالة الزمن ليوم صيفي.

إذا أردنا معالجة درجة الحرارة بجهاز إظهار رقمي أو بالحاسوب فما علينا إلا أن نرقم هذه الإشارة.
وتحتوي عملية الترميم على عدة مراحل نذكر منها :


١. أخذ عينات للإشارة التتماثلية Sampling مما يعني قياس درجة الحرارة في كل ساعة فقط و
هذا ما هو موضح بالشكل(١ - ٤).



الشكل(١ - ٤): عينات في كل ساعة للإشارة التتماثلية السابقة.

٢. تكميم العينات Quantization : الهدف من هذه العملية هو استخدام عدد محدود ثابت من القيم التي تقارب قيم أي عينات مأخوذة بين أدنى قيمة وأقصى قيمة للإشارة، لأننا إذا أخذنا عينات نفس الظاهرة في زمن آخر نحصل على قيم أخرى وهذا ما يؤدي إلى تزايد قيم العينات في كل مرة نعالج الإشارة التماضية. فالهدف من التكميم هو تحديد عدد القيم التي سوف تعالج في المرحلة التالية.

٣. مرحلة التشفير Encoding : والتي تحتوي على تمثيل أي قيم من القيم المكممة المحددة العدد بواسطة سلسلة من البتات الثنائية (آحاد وأصفار) ، انظر إلى الشكل (١ - ٥). وتكون عملية التشفير من العشري إلى الثنائي ، وفي هذه العملية تحتوي شريحة المشفر على دخل واحد وعدة مخارج.



الشكل (١ - ٥) : عملية تشفير عينة مكممة.

إذا كان عدد مستويات المكمم 256 مستوى فسوف يكون المشفر ذو دخل واحد وثمان مخارج يعني يُشفّر كل قيمة مكممة بواسطة 8 بتات ثنائية. هكذا تصبح الإشارة التي كانت طبيعتها تماضية رقمية وجاهزة للمعالجة بواسطة أي جهاز رقمي أو حاسب آلي.

يوجد بعض الدوائر المتكاملة Integrated Circuits التي تؤدي الوظائف الثلاثة السابق ذكرها وهي ما يُطلق عليها اسم المحولات التماضية الرقمية (ADC) Analog to Digital Converters.

كما يوجد أيضاً الدوائر التي تؤدي العمليات العكسية لعملية ADC وهي ما يُطلق عليها اسم المحولات الرقمية التماضية (DAC) Digital to Analog Converters.

يمتاز الرقمي على التماضي في معظم التطبيقات الإلكترونية. و تميز أيضاً عملية المعالجة والإرسال للبيانات الرقمية بأكثر فعالية عن نظيرتها التماضية.

ومن مزايا الإلكترونيات الرقمية على التماضية مقاومتها للضوضاء أو التشويش وقدرة التخزين العالية .

الكميات الثانية:


تحتوي الإلكترونيات الرقمية على دوائر وأنظمة تستخد حالتين اثنتين فقط. تمثل هاتين الحالتين بقيمتين للجهد : المستوى العالي أو High و المنخفض أو Low. نستطيع أن نمثل الحالتين بمفاتيح مغلقة أو مفتوحة، مصباح مضيء "ON" أو مطفيء "OFF".

نستخدم الأرقام 0 و 1 للتعامل رياضياً مع هذا النوع من الحالات والنظام الرقمي الذي يتولى هذه العمليات هو النظام الثنائي والذي تحتوي رموزه على الأرقام 0 و 1.

في الدوائر الرقمية وفي حالة المنطقية الموجبة يتمثل البت 1 بالجهد العالي High والبت 0 بمستوى الجهد المنخفض Low.


المستويات المنطقية:

تسمى الجهدات التي تمثل 0 و 1 بمستويات منطقية. في الحالة المثالبة يمثل أحد المستويات High والمستوى الثاني يمثل Low. لكن في الدوائر الرقمية يدل عملياً High على أي قيمة للجهد تكون قيمتها تتراوح بين قيمة محددة دنيا وقيمة محددة قصوى. كذلك الوضع بالنسبة للمستوى Low. يكون من غير المقبول تداخل مدى Low مع مدى High كما هو موضح بالشكل (٦ - ١).



الشكل (١ - ٦): المستويات المنطقية.

نرى من خلال الشكل أن جهد High يترواح بين $V_{H(\min)}$ و $V_{H(\max)}$ كما يتراوح جهد Low بين $V_{L(\min)}$ و $V_{L(\max)}$ وتكون حالات القيم بين $V_{H(\min)}$ و $V_{H(\max)}$ غير مقبولة، لأنها تستطيع أن تعني 0 كما تستطيع أن تعني 1، لذا تكون القيم في هذا المدى غير مستخدمة على الإطلاق. على سبيل المثال في الدوائر الرقمية من نوع TTL يكون مدى High بين 2V و 5V ومدى Low بين 0V و 0.8V وهذا ما هو موضح في الشكل (١ - ٧).



الشكل (١ - ٧): المستويات المنطقية الخاصة بحالة TTL.


إذا استقبلنا إشارة رقمية في لحظة ما وكانت قيمتها $3.2V$ فسنقرأها كأنها High أو 1 وإذا حصلنا على إشارة قيمتها $0.6V$ فسوف تعني لنا جهد Low أو 0 . كل ما هو أكبر من $2V$ وأصغر من $0.8V$ يكون غير مقبول.

الإشارات الرقمية

تحتوي الإشارات أو الموجات الرقمية على قيم للجهد تتراوح بين القيم Low و High في سلسلة ذات تغير عشوائي.

تكون الإشارات الرقمية عبارة عن نبضات مريرة تدل في بعض الأحيان و التي يطلق عليها اسم المنطقية الموجة على 1 عندما تغير من Low إلى High وعلى 0 عندما تغير من High إلى Low . والعكس يحدث في حالة المنطقية السالبة .

يوضح الشكل (١ - ٨) أنواع النبضات التي من خلالها تُشفَّر الجهد أو المستوى High والجهد Low .




الشكل (١ - ٨): النبضات المستخدمة في الإلكترونيات الرقمية.

نلاحظ أن النبضة الموجبة تحتوي على حافة موجبة متبوعة بمستوى ثابت (High) وتنتهي بحافة سالبة، أما النبضة السالبة فإنها تتكون من حافة سالبة متبوعة بمستوى ثابت (Low) وتنتهي بحافة موجبة. تتألف معظم الإشارات في الأنظمة الرقمية من سلسلة من النبضات التي بدورها تنقسم إلى سلاسل دورية Aperiodic أو غير دورية Periodic.

الإشارة الدورية هي الإشارة التي تعيد نفسها بعد زمن T يدعى زمن الدورة الواحدة أو Period.

يبين الشكل (١ - ٩) إشارة رقمية دورية والشكل (١ - ١٠) إشارة رقمية عشوائية غير دورية.



$$T_1 = T_2 = \dots = T_{n-1} = T_n = T = \text{Period}$$

زمن الدورة الواحدة

$$\text{Frequency } f = 1/T$$


التردد

الشكل (٩-٦) : إشارة رقمية دورية.

التردد f (frequency) هو عدد المرات التي تعيد الإشارة فيها نفسها خلال ثانية واحدة. وحدة التردد هي الهرتز (Hz).

العلاقة بين التردد f وزمن الدورة الواحدة T هو :

$$f = \frac{1}{T} \quad \text{أو} \quad T = \frac{1}{f}$$



إشارة رقمية عشوائية

غير دورية

الشكل (١٠-١) : إشارة رقمية عشوائية غير دورية.

أجهزة القياس الرقمية

نحتاج إلى عدد من الأجهزة لعزل، تحديد وتصحيح المشاكل المتعلقة بالأنظمة أو الدواير الرقمية. في كثير من الأحيان تُستخدم هذه الأجهزة لفحص الدواير الرقمية. من بين هذه الأجهزة نذكر:


١ - جهاز الأسيلوسکوب : Oscilloscope

جهاز الأسيلوسکوب هو من الأجهزة الأكثر استخداماً لفحص تحديد وتصحيح الأخطاء. مبدأه هو عرض منحنى إشارة كهربائية على شاشته.


يبين المنحنى كيف تتغير الإشارة مع الزمن يدل المحور العمودي على جهد الإشارة كما يدل المحور الأفقي على الزمن. يمكننا عرض الإشارة الرقمية على شاشة من الحصول على عدة عوامل كزمن دورة الإشارة وتردداتها وغير ذلك.

يوجد نوعان من أجهزة الأسيلوسکوب: التماضي والرقمي. يقوم الأسيلوسکوب التماضي بعرض الإشارة الداخلة عبر أحد قنواته مباشرةً على شاشته. أما الأسيلوسکوب الرقمي فإنه يأخذ عينات للإشارة ويستخدم محول تماثلي رقمي ADC لتحويل الجهد المقايس إلى معلومات رقمية يستخدمها فيما بعد لبناء ورسم الإشارة على الشاشة.

يوضح الشكل (١١- ١٢) أجهزة أسيلوسکوب من النوع الرقمي و الشكل (١٢- ١٣) جهاز من النوع التماضي.



الشكل(١-١١): أجهزة أسيلوسکوب من النوع الرقمي.



الشكل (١-١٢): جهاز أسيلوسکوب من النوع التماضي.

٢ - المحلل المنطقي : Logic Analyzer

يستخدم هذا الجهاز ، كما يظهر في الشكل (١-١٣) لكشف وعرض البيانات الرقمية بتتسيقات متعددة ، كتنسيق الأسيلوسکوب ، المخطط الزمني و جدول الحالات.

أ - تنسيق الأسيلوسکوب

يستخدم الجهاز في هذه الحالة لعرض منحنى الإشارة على الشاشة وهذا لإمكانية قياس بعض عوامل النبضات والإشارة.

ب - تنسيق المخطط الزمني Timing Diagram

يستطيع المحلل المنطقي من عرض ستة عشرة موجة ، مما يمكن من تحليل مجموعة من الموجات أو الإشارات وتعيين أو تحديد العلاقة فيما بينهما خلال الزمن.

ج - تسيق جدول الحالات State Table

يستطيع المحلل في هذه الحالة من عرض البيانات الثنائية على شكل جداول. وتعرض البيانات في عدة أنظمة عددية كالثنائي Binary والثماني Octal والسداسي العشري Hexadecimal .ASCII وال الثنائي المشفر عشرياً BCD وشفرات



الشكل (١٣-١٤): جهاز المحلل المنطقي.

٣ - جهاز المجرس المنطقي والنبيضي Logic Probe , Logic Pulser

يعتبر جهاز الاختبار المنطقي أو المجرس كأداة لفحص وكشف أعطال الدوائر المنطقية وهذا بإحساس عدد من الظروف في نقطة معينة من الدائرة.


يبين الشكل (١٤-١) صورة لمجرس منطقي.



الشكل(١٤-١٤): المجرس منطقي.

يستطيع هذا الجهاز من كشف قيم الجهد المنخفضة والعالية، النبضات المنفردة والمتكررة كما يستطيع الكشف عن الدارات المفتوحة. يحتوي الجهاز على مصباح يدل على الحالة أو الطرف السائد في نقطة معينة من الدائرة.

أما جهاز النبضي المنطقي Logic Pulser ، و الذي يظهر على الشكل (١٥-١)، فإنه يولد موجات نبضية متكررة على أي نقطة في الدائرة. بإمكاننا إرسال نبضات عبر نقطة معينة واستقبالها على نقطة ثانية بواسطة جهاز الاختبار المنطقي Logic Probe .



الشكل(١٥-١): المجرس منطقي النبضي.

يستطيع الجهاز النبضي المنطقي من الكشف على دارات القصر .Shorts

٤ - مولد الجهد المستمر :DC Power Supply

يعتبر مولد الجهد من الأجهزة الأساسية لتشغيل الدوائر الرقمية. بما أن كل الدوائر الرقمية تحتاج إلى جهد مستمر فإن مولد الجهد هو الذي يحول الطاقة الكهربائية المتناوبة AC إلى جهد مستمر ومنظم. أغلب دوائر TTL وبعض دوائر CMOS تحتاج إلى جهد قيمته $+5V$. يظهر في الشكل (١ - ١٦) جهاز مولد للجهد المستمر.



الشكل (١ - ١٦): جهاز مولد للجهد المستمر.

٥ - مولد الإشارات (الدواى) :Function Generator

مولد الإشارات المتعددة هو عبارة عن مصدر لإشارة يستخدم للتزويد بالإشارة النبضية، وال WAVES الموجات الجيبية والمثلثة. نرى في الشكل (١ - ١٧) جهاز مولد للإشارات.



الشكل (١٧-١٨) جهاز مولد الإشارات.

٦ - جهاز القياس متعدد الوظائف الرقمي (DDM) Digital multi meter
تُستخدم هذه الأداة لقياس الجهد المستمر DC والمتناوب AC، التيار المستمر والمتناوب وكذلك المقاومات.
يظهر على الشكل (١٨-١٧) صور لبعض أجهزة القياس المتعددة الوظائف.



الشكل(١-١٨): أجهزة القياس المتعددة الوظائف.

اختبار ذاتي

١. ماذا يدعى للكميات ذات القيم المستمرة؟

٢. ماذا نعني بالببت؟

٣. ما هي مميزات الإلكترونيات الرقمية مقارنة مع نظيرتها التماضية؟

٤. ما هو تردد موجة تتكرر نبضاتها كل 10ms ؟

٥. ما هو زمن الدورة الواحدة لموجة ذات تردد 1MHz ؟

٦. ارسم الموجة التي تمثل البيانات 100111010101 ؟ هل الموجة دورية في أم لا؟

٧. ارسم الموجة التي تمثل البيانات 10101010101010 ؟ هل الموجة دورية في مجال وجودها أم لا؟

٨. ماذا يُطلق على الكميات ذات القيم المنفردة؟

٩. ما هي مهمة جهاز الأسيلوسكوب؟

١٠. ما هي القدرات التي يملكها الأسيلوسكوب الرقمي مقارنة مع نظيره التماضي؟

١١. ما هي مهمة المحل المنطقي Logic Analyzer ؟

١٢. ما هي دور المحسس المنطقي Logic Probe ؟

١٣. ما هو نوع المحسس الذي بامكانه الكشف عن الدوائر المفتوحة؟



دواير رقمية

النظم العددية والشفرات

الجذارة:

التعرف على الأنظمة العددية المختلفة لإمكانية التحويل من نظام إلى نظام ثانٍ والتعرف على الرموز المتعلقة بكل نظام.

الأهداف:

يكون المتدرب بعد دراسة هذه الوحدة قادرًا على:

١. التعرف على مختلف الأنظمة العددية .
٢. التحويل من أي نظام إلى أي نظام آخر .
٣. معرفة شفرة BCD .
٤. معرفة شفرة ASCII .

مستوى الأداء:

أن يصل المتدرب إلى إتقان الجذارة بنسبة ٩٠٪

الوقت المتوقع للتدريب:

ثلاث ساعات

الوسائل المساعدة:

١. آلة حاسبة
٢. جدول ASCII

متطلبات الوحدة:

الأنظمة العددية

نظام العد العشري المعروف لدينا ليس هو النظام الوحيد الذي يمكن للإنسان استخدامه ، ولكن بحكم اعتيادنا على هذا النظام أصبح يُخيل إلينا أنه النظام العددي الوحيد. فيما يلي سنقوم بالتعرف على بعض الأنظمة العددية الأخرى وطرق التحويل فيما بينها.

أهم هذه الأنظمة هو النظام الثنائي **Binary System** لأنه لغة الدوائر الرقمية والتي تمثل الأساس التي تقوم عليه الحاسبات وجميع أنظمة التحكم والاتصال الرقمية الحديثة. كذلك سنقوم بدراسة النظام الثماني **Octal System** والنظام السادس عشر **Hexadecimal System** مما لهما من استخدام واسع في الإلكترونيات الرقمية لتمثيل مجموعة كبيرة (سلسلة طويلة) في الأرقام الثنائية بعدد قليل من الأرقام الثمانية أو السادسة عشرية.

جميع الأنظمة العددية تتشابه فيما بينها فهي جميعاً مبنية على ترتيب الرموز على شكل خانات وقيمة أي رمز تتحدد بحسب الخانة التي يقع فيها وعليه فإن أي نظام عددي يتميز بالآتي:

١. عدد الرموز المستخدمة والتي تمثل أساس النظام.
 ٢. قيمة أي رمز تساوي الرمز مضروباً في الأساس مرفوعاً لقوة تساوي ترتيب الخانة ناقص واحد.
- وسنقوم أولاً بمراجعة للنظام العشري لكي تساعدننا على فهم الأنظمة العددية الأخرى.

٢- النظم العددية

النظام العشري مؤلف من عشرة رموز "أرقام" Digits وهي ٩, ٨, ٧, ٦, ٥, ٤, ٣, ٢, ١ ، ٠ ولهذا سُمي بالنظام العشري وأساس هذا النظام هو العدد 10 . ونستطيع تمثيل أي كمية عن طريق ترتيب هذه الرموز على شكل خانات حيث تملك كل خانة وزناً هو الرقم 10 مرفوعاً لقوة تساوي ترتيب الخانة ناقص واحد وتكون القوة سالبة في حالة الكسر.

الجدول التالي يمثل وزن كل خانة في النظام العشري:

.....	10^3	10^2	10^1	10^0	10^{-1}	10^{-2}	10^{-3}
.....	1000	100	10	1	$\frac{1}{10}$	$\frac{1}{100}$	$\frac{1}{1000}$
تمثيل الأرقام الصحيحة					تمثيل الكسور			
جدول (٢ - ١)								

مثال ١ :

كم قيمة الرقم ٦٣٢ ؟

الحل :

$$(10^2 \times 6) + (10^1 \times 2) + (10^0 \times 3) =$$

$$(100 \times 6) + (10 \times 2) + (1 \times 3) =$$

$$600 + 20 + 3 = 623$$

فالرمز ٣ في خانة الآحاد قيمته تساوي ٣ وحدات، والرمز ٢ في خانة العشرات قيمته تساوي ٢٠ وحدة والرمز ٦ في خانة المئات قيمته تساوي ٦٠٠ وحدة.

مثال ٢ :

كم قيمة الرقم ٢٥٧٤ ؟

الحل :

$$(10^3 \times 2) + (10^2 \times 5) + (10^1 \times 7) + (10^0 \times 4) =$$

$$2000 + 500 + 70 + 4 =$$

$$= 2574$$

مثال ٣ :

كم قيمة الرقم ٠.٢٥ ؟

الحل:

$$(10^{-2} \times 5) + (10^{-1} \times 2) =$$

$$\left(\frac{1}{100} \times 5\right) + \left(\frac{1}{10} \times 2\right) =$$

$$0.05 + 0.2 = 0.25$$

مثال ٤ :

كم قيمة الرقم ٤٧.٢٥ ؟

الحل:

$$(10^{-2} \times 8) + (10^{-1} \times 3) + (10^0 \times 4) + (10^1 \times 7) =$$

$$\left(\frac{1}{100} \times 8\right) + \left(\frac{1}{10} \times 3\right) + (1 \times 4) + (10 \times 7) =$$

$$0.08 + 0.3 + 40 + 7 = 47.38$$

٢- النظام الثنائي Binary System

يتتألف هذا النظام من رمzin فقط ٠ ، ١ وأساس هذا النظام هو ٢ . أي أن وزن كل خانة يساوي ٢ مرفوعاً لقوة تساوي ترتيب الخانة ناقص واحد.

الجدول التالي يعطي وزن كل خانة في النظام الثنائي:

.....	2^5	2^4	2^3	2^2	2^1	2^0	2^{-1}	2^{-2}	2^{-3}
.....	32	16	8	4	2	1	$\frac{1}{2}$	$\frac{1}{4}$	$\frac{1}{8}$
تمثيل الأرقام الصحيحة						تمثيل الكسور				
جدول (٢-٢)										

نظام العد الثنائي شبيه بالنظام العشري فنحن عندما نقوم بعملية العد نقوم بفتح خانة جديدة ونستمر بالعد ٠، ١، ٢، ٣ حتى نصل إلى ٩ ثم نقوم بفتح خانة جديدة ونستمر بالعد ١٠، ١١، ١٢، ١٣ حتى نصل إلى ٩٩ فنقوم بفتح خانة ثلاثة ونستمر بالعد ١٠٠، ١٠١، ١٠٢، ١٠٣ وهكذا.

في النظام الثنائي نقوم بنفس العملية مع الاختلاف الوحيد وهو أن لدينا رموزاً أقل وهذا من المفترض أن يجعل العملية أسهل قليلاً فكلما وصلت أي خانة إلى 1 نفتح خانة جديدة.

0 ، 1 الآن نفتح خانة جديدة
10 ، 11 الآن نفتح خانة جديدة
100 ، 101 ، 110 ، 111 الآن نفتح خانة جديدة
1000 ، 1001 ، 1010 ، 1111 ،

الجدول التالي يمثل الأعداد من 0 إلى 15 وما يقابلها في النظام الثنائي :

النظام العشري	النظام الثنائي
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001
10	1010
11	1011
12	1100
13	1101
14	1110
15	1111

جدول (٢ - ٣)

للحويل من النظام الثنائي إلى النظام العشري فإننا نقوم بجمع قيمة كل خانة في الرقم الثنائي.

مثال ١ :

أوجد الرقم العشري المكافئ للرقم الثنائي ١٠١؟

الحل:

١٠١ تساوي:

$$(2^2 \times 1) + (2^1 \times 0) + (2^0 \times 1) =$$

$$(4 \times 1) + (2 \times 0) + (1 \times 1) =$$

$$4 + 0 + 1 = 5$$

مثال ٢ :

أوجد الرقم العشري المكافئ للرقم الثنائي ١١٠١١؟

الحل:

١١٠١١ تساوي:

الأوزان					
2^4	2^3	2^2	2^1	2^0	
16	8	4	2	1	
×	×	×	×	×	
1	1	0	1	1	
					$= 27$

٤- ١- خواص النظام الثنائي:

١. رموز النظام الثنائي هي ٠ ، ١
٢. أساس النظام الثنائي هو ٢
٣. خانات النظام الثنائي هي قوى العدد ٢ وتسمي الخانة بت Bit.

لوجود أكثر من نظام عد فإننا عادةً ما نكتب الرقم بين قوسين ويكتب أسفل القوس أساس النظام المستخدم أمثلة:

أرقام ثنائية $(100)_2, (1101)_2$

أرقام عشرية $(101)_{10}, (257)_{10}$

٢-٣- النظام المست عشري **Hexadecimal System**

النظام المست عشري يتكون من ستة عشر رمزاً وهي:

$0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F$
مع ملاحظة أن الحروف A, B, C, D, E, F تكفي الأرقام $10, 11, 12, 13, 14, 15$.

٤-١- خواص النظام المست عشري

١. أساس النظام المست عشري هو الرقم 16
٢. خانات النظام المست عشري هي قوى الرقم 16

.....	16^2	16^1	16^0	16^1	16^0
.....	256	16	1	$\frac{1}{16}$	$\frac{1}{256}$
تمثيل الأرقام الصحيحة				تمثيل الكسور		
جدول (٤ - ٤)						

أمثلة:

$$(F5)_{16}, (47)_{16}, (1A3)_{16}$$

مثال ١:

حول الرقم $(10B)$ إلى مكافئه العشري

الحل:

لاحظ أن B تقابل 11 في النظام العشري

$$(10B)$$

$$(16^2 \times 1) + (16^1 \times 0) + (16^0 \times 11) =$$

$$(256 \times 1) + (16 \times 0) + (1 \times 11) =$$

$$256 + 16 + 11 = 267$$

$$\therefore (267)_{10} = (10B)_{16}$$

مثال ٢:

حول الرقم $(10)_{16}$ إلى نظيره العشري

الحل:

$$(10)_{16}$$

$$(16^1 \times 1) + (16^0 \times 0) =$$

$$(16 \times 1) + (1 \times 0) =$$

$$16 + 0 = 16$$

$$\therefore (16)_{10} = (10)_{16}$$

الجدول التالي يعطي الأعداد من 0 إلى 15 وما يكافئها في النظامين الثنائي والست عشري.

النظام العشري	النظام الثنائي	النظام الست عشري
0	0000	0
1	0001	1
2	0010	2
3	0011	3
4	0100	4
5	0101	5
6	0110	6
7	0111	7
8	1000	8
9	1001	9
10	1010	A
11	1011	B
12	1100	C
13	1101	D
14	1110	E
15	1111	F

جدول (٥ - ٥)

٤- التحويل من النظام العشري إلى النظام الثنائي

للتحويل من النظام العشري إلى النظام الثنائي فإننا نستخدم طريقة القسمة المتكررة على 2 . وذلك بقسمة الرقم العشري على 2 ونحتفظ بالباقي ثم نقسم ناتج القسمة السابق على 2 مرة أخرى ونحتفظ بالباقي ونكرر العملية حتى يكون ناتج القسمة 0 كما في المثال التالي.

مثال ١ :

حول الرقم 6 إلى مكافئه الثنائي
الحل :

		الباقي	الناتج	الأقل رتبة LSB
$6 \div 2 =$		3	0	
$3 \div 2 =$		1	1	
$1 \div 2 =$		0	1	
$\therefore (110)_2 = (6)_{10}$				الأعلى رتبة MSB

مثال ٢ :

حول الرقم 19 إلى نظيره الثنائي
الحل :

		الباقي	الناتج	الأقل رتبة LSB
$19 \div 2 =$		9	1	
$9 \div 2 =$		4	1	
$4 \div 2 =$		2	0	
$2 \div 2 =$		1	0	
$1 \div 2 =$		0	1	
$\therefore (10011)_2 = (19)_{10}$				الأعلى رتبة MSB

ويمكن التأكد من صحة الحل من خلال تحويل الرقم الثنائي إلى مكافئه العشري مرة أخرى.

$(10011)_2$

$$(2^4 \times 1) + (2^3 \times 0) + (2^2 \times 0) + (2^1 \times 1) + (2^0 \times 1) =$$

$$(16 \times 1) + (8 \times 0) + (4 \times 0) + (2 \times 1) + (1 \times 1) =$$

$$16 + 0 + 0 + 2 + 1 = 5$$

$$= (19)_{10}$$

٢- التحويل من النظام الثنائي إلى النظام الست عشري

نظراً لوجود علاقة بين أساسى النظامين الثنائى والست عشري وهى أن $2^4 = 16$ فأن كل أربع خانات ثنائية تقابل خانة واحدة ست عشرية مما يجعل التحويل بينهما سهلاً وسرياً. للتحويل من النظام الثنائى إلى النظام الست عشري نقوم بال التالي:

١. نقسم الرقم الثنائى إلى مجموعات كل مجموعة مكونه من أربع خانات مبتدئين من أقصى اليمين.

٢. نحصل على المكافئ العشري لكل مجموعة.

٣. من المكافئ العشري نحصل على المكافئ الست عشري.

مثال ١ :

حول الرقم $(110101)_2$ إلى مكافئه الست عشري

الحل :

$(0011 \quad 0101)_2$	الثنائى
$(3)_{10} \quad (5)_{10}$	العشري
$(35)_{16}$	الست عشري

$$\therefore (35)_{16} = (110101)_2$$

مثال ٢ :

حول الرقم $(1101011)_2$ إلى مكافئه الست عشري

الحل:

$(0110 \quad 1011)_2$		الثائي
$(6)_{10} \quad (11)_{10}$		العشري
$(6)_{16} \quad (B)_{16}$		الست عشري
$\therefore (6B)_{16} = (1101011)_2$		

مثال ٣ :

حول الرقم $(1011100000)_2$ إلى نظيره الست عشري

الحل:

$(0010 \quad 1110 \quad 0000)_2$		الثائي
$(2)_{10} \quad (14)_{10} \quad (0)_{10}$		العشري
$(2)_{16} \quad (E)_{16} \quad (0)_{16}$		الست عشري
$\therefore (2EO)_{16} = (1011100000)_2$		

٢ - التحويل من النظام الست عشري إلى النظام الثنائي

هنا نقوم بتحويل كل رمز ست عشري إلى أربع خانات ثنائية ، وذلك بالاستعانة بجدول (٢ - ٥)

مثال ١ :

حول العدد $2B5$ إلى نظيره الثنائي

الحل:

2	B	5	الست عشري
0010	1011	0101	الثائي
$\therefore (1010110101)_2 = (2B5)_{16}$			

مثال ٢ :

حول العدد CO3 إلى نظيره الثنائي

الحل :

C	O	3	الست عشرى
1100	0000	0011	الثنائى
$\therefore (110000000011)_2 = (CO3)_{16}$			

٢ - الأعداد العشرية ثنائية التشفير (BCD)

اعتماد الإنسان على التعامل مع النظام العشري بينما الحاسوبات لا تستطيع معالجة سوى البيانات الثنائية، لذا كان من الضروري تمثيل كل رقم عشري بما يوازيه بالنظام الثنائي ومن هنا فإن الكود BCD هو أول محاولة لتمثيل الأرقام العشرية من ٠ إلى ٩ بما يكافئها بالنظام الثنائي.

الكود BCD

النظام العشري	BCD
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001

جدول (٦ - ٢)

لاحظ أن كل رقم عشري يُمثل بأربع خانات ثنائية فمثلاً الرقم 3 يُمثل بـ 0011 وليس 11، والرقم 15 يُمثل كالتالي 00010101

يجب ملاحظة أن تشفير BCD يختلف تماماً عن المكافئ الثنائي للرقم العشري كما في الجدول التالي:

العدد	BCD	المكافئ الثنائي
23	00100011	10111
85	10000101	1010101
251	001001010001	11111011

جدول (٢ - ٧)

٢ - ٨ - الكود الأمريكي القياسي لتبادل المعلومات ASCII

لقد تم تمثيل الأعداد والأحرف الأبجدية وعلامات التنقيط باستخدام شفرات مختلفة. من أشهر الشفرات الكود الأمريكي القياسي لتبادل المعلومات ASCII وتُطلق (أسكى) وهي شفرة ذات 7 باتاً.

الجدول التالي يعطي بعض الأحرف الرموز وما يُقابلها في شفرة ASCII.

HEX	DEC	CHR	CTRL	HEX	DEC	CHR	HEX	DEC	CHR	HEX	DEC	CHR
00	0	NUL	^@	20	32	SP	40	64	@	60	96	`
01	1	SOH	^A	21	33	!	41	65	A	61	97	a
02	2	STX	^B	22	34	"	42	66	B	62	98	b
03	3	ETX	^C	23	35	#	43	67	C	63	99	c
04	4	EOT	^D	24	36	\$	44	68	D	64	100	d
05	5	ENQ	^E	25	37	%	45	69	E	65	101	e
06	6	ACK	^F	26	38	&	46	70	F	66	102	f
07	7	BEL	^G	27	39	'	47	71	G	67	103	g
08	8	BS	^H	28	40	(48	72	H	68	104	h
09	9	HT	^I	29	41)	49	73	I	69	105	i
0A	10	LF	^J	2A	42	*	4A	74	J	6A	106	j

0B	11	VT	^K		2B	43	+		4B	75	K		6B	107	k
0C	12	FF	^L		2C	44	,		4C	76	L		6C	108	l
0D	13	CR	^M		2D	45	-		4D	77	M		6D	109	m
0E	14	SO	^N		2E	46	.		4E	78	N		6E	100	n
0F	15	SI	^O		2F	47	/		4F	79	O		6F	111	o
10	16	DLE	^P		30	48	0		50	80	P		70	112	p
11	17	DC1	^Q		31	49	1		51	81	Q		71	113	q
12	18	DC2	^R		32	50	2		52	82	R		72	114	r
13	19	DC3	^S		33	51	3		53	83	S		73	115	s
14	20	DC4	^T		34	52	4		54	84	T		74	116	t
15	21	NAK	^U		35	53	5		55	85	U		75	117	u
16	22	SYN	^V		36	54	6		56	86	V		76	118	v
17	23	ETB	^W		37	55	7		57	87	W		77	119	w
18	24	CAN	^X		38	56	8		58	88	X		78	120	x
19	25	EM	^Y		39	57	9		59	89	Y		79	121	y
1A	26	SUB	^Z		3A	58	:		5A	90	Z		7A	122	z
1B	27	ESC			3B	59	;		5B	91	[7B	123	{
1C	28	FS			3C	60	<		5C	92	\		7C	124	
1D	29	GS			3D	61	=		5D	93]		7D	125	}
1E	30	RS			3E	62	>		5E	94	^		7E	126	~
1F	31	US			3F	63	?		5F	95	_		7F	127	DEL

اختبار ذاتي

١. أوجد القيمة المكافئة للمعادلة Y

$$Y = 3 \cdot 10^4 + 6 \cdot 10^3 + 7 \cdot 10^1 + 9 \cdot 10^0$$

٢. حول الأرقام التالية من النظام الثنائي إلى النظام العشري:

- | | | |
|----------|---|---|
| 11011 | - | أ |
| 110011 | - | ب |
| 101010 | - | ت |
| 11110000 | - | ث |

٣. القيمة العشرية للعدد الثنائي 11110001 هي:

- | | |
|-------|---|
| 239 - | أ |
| 141 - | ب |
| 241 - | ت |
| 124 - | ث |

٤. حول الأرقام التالية من النظام العشري إلى النظام الثنائي:

- | | | |
|-----|---|---|
| 25 | - | أ |
| 31 | - | ب |
| 89 | - | ت |
| 254 | - | ث |

٥. القيمة الثنائية للعدد العشري 249 هي:

- | | |
|------------|---|
| 11000111 - | أ |
| 10011111 - | ب |
| 11001100 - | ت |
| 11111001 - | ث |

٦. حول كلًا من الأرقام التالية من النظام الثنائي إلى النظام العشري:

- أ - 11111000.11
ب - 11111111.111
ت - 10000001. 101

٠٧ أوجد الأرقام الثنائية التي تتواجد بين:

- أ - 31 و 0
ب - 95 و 70

٠٨ حول كلاً من الأرقام التالية من النظام العشري إلى النظام الثنائي:

- أ - 25.75
ب - 255.9875
ت - 0.97

٠٩ حول كلاً من الأرقام التالية من النظام العشري إلى النظام السنت عشري:

- أ - 80
ب - 255
ت - 9432
ث - 4039

٠١٠ حول كلٍ من الأرقام التالية من النظام السنت عشري إلى النظام عشري:

- أ - 80
ب - 9C2
ت - FFFF
ث - 4500

٠١١ حول كلاً من الأرقام التالية من النظام السنت عشري إلى النظام الثنائي:

- أ - 25
ب - 9D`
ت - ABCD
ث - A9B8

٠١٢ حول كلاً من الأرقام التالية من النظام الثنائي إلى النظام السنت عشري:

- أ - 1011101
ب - 11111111
ت - 1010101010
ث - 110000111100

١٣ . حول الأرقام التالية إلى نظام BCD

- أ - 12
ب - 45
ت - 99
ث - 125
ج - 255
ح - 24

١٤ . حول كلاً من الأرقام التالية من نظام BCD إلى النظام العشري

- أ - 1001
ب - 10011001
ت - 100110011
ث - 11001

١٥ . حول كلاً من الأرقام العشرية التالية إلى شفرة ASCII

- أ - 2
ب - 31
ت - 255
ث - 3425

١٦ . أوجد الحروف المتعلقة بكلٍ من شفرات ASCII التالية:

- أ - 0110110
ب - 0111110
ت - 0111111

١٧ . حول أمر البرنامج التالي إلى ASCII

50 Print AB= "35"



دواوين رقمية

الوظائف المنطقية الرقمية

الوظائف المنطقية الرقمية

٢

الجذارة:

التعرف على مختلف البوابات الأساسية والثانوية لغرض بناء جداول حقيقتها ومعرفة رموزها.

الأهداف:

يكون المتدرب بعد دراسة هذه الوحدة قادرًا على:

١. التعرف على وظيفة البوابات الأساسية .
٢. التعرف على وظيفة البوابات الثانوية .
٣. التعرف على رموز البوابات .
٤. معرفة بناء جدول حقيقة أي بوابة .
٥. التعرف على الدوائر التكاملية التي تحتوي على هذه البوابات.

مستوى الأداء:

أن يصل المتدرب إلى إتقان الجذارة بنسبة ٩٠٪

الوقت المتوقع للتدريب:

ست ساعات .

الوسائل المساعدة:

التدريبات العملية .

متطلبات الوحدة:


اجتياز الوحدات السابقة .

البوابات المنطقية Logic Gates

الدوائر الرقمية تميز بين حالتين فقط وهما إما وجود فولتيه عالية High أو فولتيه منخفضة Low ، أي إما سريان التيار الكهربائي (حالة ON) أو عدم سريان التيار الكهربائي (حالة OFF) . لهذا السبب تم استخدام النظام الثنائي لكونه يستخدم رمزين فقط. فالرقم 1 يقابل High أو ON والرقم 0 يقابل . OFF أو Low

٣ - بوابة " و " Gate AND'

بوابة AND تسمى بوابة " كل شيء أو لا شيء " والشكل (٣ - ١) يمثل فكرة البوابة .




في هذه الدائرة نلاحظ أن المصباح يُضيء فقط عندما يكون كلا المفتاحين A ، B موصلين. والجدول التالي يمثل الحالات الممكنة للدخلين A ، B ويسمى هذا الجدول **Truth Table** جدول الحقيقة

الدخل		الخرج
A	B	حالة المصباح
OFF	OFF	OFF
OFF	ON	OFF
ON	OFF	OFF
ON	ON	ON

جدول (٣ - ١)

الدائرة السابقة تمثل فكرة عمل بوابة AND فهي تعطي الخرج ON أو 1 إذا كانت جميع المدخلات ON أو عند المستوى المنطقي 1.

يبين الشكل (٣ - ٢) الرمز المستخدم لبوابة AND ذات مدخلين وجدول الحقيقة




الشكل (٣ - ٢)

الدخل		الخرج
A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1

جدول (٣ - ٢)

٣ - ٢ بوابة "أو" Gate OR

الدائرة الكهربائية التالية (شكل ٣ - ٣) توضح فكرة عمل بوابة "أو" OR ، فكما نلاحظ أن المصباح يُضيء في جميع الحالات إلا في حالة كون المفتاحين A ، B غير موصلين (OFF) في نفس الوقت.




يبيّن الجدول التالي كل الحالات الممكنة للمفاتيح A ، B

الدخل		الخرج
A	B	حالة المصباح
OFF	OFF	OFF
OFF	ON	ON
ON	OFF	ON
ON	ON	ON


جدول (٣ - ٣)

الشكل (٣ - ٤) يبيّن الرمز المستخدم للبوابة OR مع جدول الحقيقة



٣- ٣ بوابة النفي NOT

يمكن تمثيل بوابة NOT بالدائرة في الشكل (٣ - ٥)




شكل (٣ - ٥)

فمن هذه الدائرة نرى أن الخرج (حالة المصباح تكون عكس الدخل، فالمصباح يضيء عندما يكون المفتاح A غير موصل).

الدخل	الخرج
A	حالة المصباح
OFF	ON
ON	OFF

جدول (٣ - ٥)


الشكل (٣ - ٦) يبين الرمز المستخدم لتمثيل بوابة NOT مع جدول الحقيقة.



مثال ١:

استنتاج جدول الحقيقة لبواية AND ذات ثلاثة مداخل؟

الحل:




عليانا أن نضع جميع الاحتمالات الممكنة للمدخل، عدد هذه الاحتمالات تكون 2^3 مرفوعة لقوة تساوي عدد المدخل:

$$\text{عدد الحالات} = 8 = 2^3$$

الدخل			الخرج
A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

مثال : ٢

استنتاج جدول الحقيقة لبواية OR ذات الثلاث مداخل ؟




الحل :

عدد الحالات $8 = 2^3$

الدخل			الخرج
A	B	C	Y
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

٣ - بواية "نفي و" NAND Gate

عمل هذه البوابة هو عكس بوابة AND ، والشكل (٣ - ٧) يعطي الرمز المستخدم لبواية NAND مع جدول الحقيقة.




NAND بوابة
 $Y = \overline{A \cdot B}$

الدخل		الخرج
A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

شكل (٧- ٣)
جدول (٧- ٣)

٣-٥ بوابة "نفي أو" NOR Gate

خرج هذه البوابة هو عكس بوابة OR ، والشكل (٣-٨) يعطي الرمز المستخدم لبوابة NAND مع جدول الحقيقة.



NOR بوابة
 $Y = \overline{A + B}$


الدخل		الخرج
A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

شكل (٨- ٣)
جدول (٨- ٣)


٣-٦ بوابة أو الحصرية Exclusive OR Gate (XOR)

هذه البوابة تعطي خرج "1" عندما يكون هناك عدد فردي من المدخلات التي عند المستوى المنطقي "1" وما عدا ذلك يكون الخرج "0" ، والشكل (٣-٩) يعطي الرمز المنطقي المستخدم لبوابة XOR مع جدول الحقيقة.



 XOR بوابة $Y = A \oplus B$	<table border="1" style="width: 100px; border-collapse: collapse;"> <thead> <tr> <th colspan="2" style="text-align: center;">الدخل</th> <th style="text-align: center;">الخرج</th> </tr> <tr> <th style="text-align: center;">A</th> <th style="text-align: center;">B</th> <th style="text-align: center;">Y</th> </tr> </thead> <tbody> <tr> <td style="text-align: center;">0</td> <td style="text-align: center;">0</td> <td style="text-align: center;">0</td> </tr> <tr> <td style="text-align: center;">0</td> <td style="text-align: center;">1</td> <td style="text-align: center;">1</td> </tr> <tr> <td style="text-align: center;">1</td> <td style="text-align: center;">0</td> <td style="text-align: center;">1</td> </tr> <tr> <td style="text-align: center;">1</td> <td style="text-align: center;">1</td> <td style="text-align: center;">0</td> </tr> </tbody> </table>	الدخل		الخرج	A	B	Y	0	0	0	0	1	1	1	0	1	1	1	0
الدخل		الخرج																	
A	B	Y																	
0	0	0																	
0	1	1																	
1	0	1																	
1	1	0																	
شكل (٩-٣)	جدول (٩-٣)																		

البوابة XOR يمكن تجميعها من البوابات الأساسية.



شكل (١٠-٢)

٣-٦ بوابة أو غير الحصرية (XNOR)

بوابة XNOR تعمل عكس بوابة XOR السابقة فهي تعطي خرج "1" عندما يكون عدد المدخلين التي عند المستوى المنطقي "1" زوجي وما عدا ذلك يكون الخرج "0" ، والشكل (١٠-٢) يعطي الرمز المنطقي المستخدم لبوابة XNOR مع جدول الحقيقة.



 XNOR بوابة $Y = \overline{A \oplus B}$	<table border="1" style="width: 100px; border-collapse: collapse;"> <thead> <tr> <th colspan="2" style="text-align: center;">الدخل</th> <th style="text-align: center;">الخرج</th> </tr> <tr> <th style="text-align: center;">A</th> <th style="text-align: center;">B</th> <th style="text-align: center;">Y</th> </tr> </thead> <tbody> <tr> <td style="text-align: center;">0</td> <td style="text-align: center;">0</td> <td style="text-align: center;">1</td> </tr> <tr> <td style="text-align: center;">0</td> <td style="text-align: center;">1</td> <td style="text-align: center;">0</td> </tr> <tr> <td style="text-align: center;">1</td> <td style="text-align: center;">0</td> <td style="text-align: center;">0</td> </tr> <tr> <td style="text-align: center;">1</td> <td style="text-align: center;">1</td> <td style="text-align: center;">1</td> </tr> </tbody> </table>	الدخل		الخرج	A	B	Y	0	0	1	0	1	0	1	0	0	1	1	1
الدخل		الخرج																	
A	B	Y																	
0	0	1																	
0	1	0																	
1	0	0																	
1	1	1																	
شكل (٣ - ١١)	جدول (٣ - ٩)																		

اختبار ذاتي

٦. متى يكون الخرج High لبوابة AND ذات ثلاثة مداخل A، B، C ؟

٧. متى يكون الخرج High لبوابة OR ذات ثلاثة مداخل A، B، C ؟

٨. أوجد الإشارة على مخرج Y لبوابة NOT عندما يكون الدخل يساوي:

$$A=10101110110111$$

٩. أوجد سلسلة نبضات الخرج Y لبوابة AND ذات مدخلين A، B عندما يكون:

$$A=10101111011$$

$$B=111110000010$$

١٠. أوجد الموجة على خرج بوابة NAND ذات مدخلين A، B في حالة:

$$A=1010101010$$

$$B=1010101010$$

١١. استنتاج جدول حقيقة بوابة XOR ذات ثلاثة مدخل A، B، C مع الخرج يساوي Y ؟

١٢. أوجد الدائرة المكافئة لبوابة XOR ذات مدخلين A، B بواسطة البوابات الأساسية AND و NOT و OR

١٣. أوجد الموجة على الخرج Y لبوابة XNOR ذات ثلاثة مدخل A، B، C في حالة:

$$A=10111011 \quad , \quad B=10001000 \quad , \quad C=01110111$$



دوائر رقمية

وظائف الدوائر التجميعية

وظائف الدوائر التجميعية

ح



الجدارة:

التعرف على الدوائر التجمعية لغرض شرح وظائفها ومعرفة كيفية توصيل الدوائر التكاملية الخاصة بها.

الأهداف:

يكون المتدرب بعد دراسة هذه الوحدة قادرًا على:

١. تعريف دوائر الجامع ، المقارن ، مجمع ومعدد القنوات .
٢. شرح وظيفة كلٍ من هذه الدوائر .
٣. معرفة توصيل الدوائر التكاملية التي تحتوي عليها هذه الوظائف .

مستوى الأداء:

أن يصل المتدرب إلى إتقان الجدارة بنسبة %٩٠ .

الوقت المتوقع للتدريب:

ست ساعات .

الوسائل المساعدة:

التدريبات العملية

متطلبات الوحدة:

اجتياز الوحدات السابقة .

الدوائر التركيبية Combinational Logic

٤-١ مقدمة :

الدوائر التركيبية تتكون من بوابات منطقية يتوقف خرجها على المستويات المنطقية للدخل، وعامةً فإن هدف المصممين الأخير هو الانتقال بالدائرة من مرحلة المخطط إلى مرحلة توصيل البوابات المختلفة معاً وفي هذه الحالة لن يحتاج التصميم إلا إلى المعادلة المنطقية البسيطة المعبرة.

٤-٢ الجامع Adder :

يؤدي الكمبيوتر الرقمي كثيراً من المعالجات المختلفة للمعلومات لتحقيق أهداف مختلفة ومن بين الوظائف الحسابية التي يتم إجراؤها بواسطة الكمبيوتر عملية جمع رقمين ثنائيين، وهذا الجمع البسيط يتكون من أربعة عمليات أساسية وهي بالتحديد:

$$0+1=0$$

$$0+1=1$$


$$1+0=1$$

$$1+1=10$$

٤-٢-١ الجامع النصفي Half Adder

هي دائرة منطقية تقوم بجمع رقمين ثنائيين عند المدخل وتعطي خرجين هما المجموع (Sum) والمرحل (Carry) كما هو موضح في الشكل التالي شكل (٤-١):

الرمز المنطقي



شكل (٤ - ١)

جدول الحقيقة

A	B	C_0	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0


جدول (٤ - ١)

من الأداء المنطقي للجامع النصفي الموضح في جدول الحقيقة السابق يمكن استنتاج المعادلان المنطقيان لحاصل الجمع (S) والمرحل (C_0) كدوال في متغيرات الدخل.

$$S = \overline{AB} + A\overline{B} = A \oplus B$$

$$C_o = AB$$

تنفيذ معادلتي المجموع والمرحل:



شكل (٤ - ١ب)

٤ - ٢- الجامع الكلي

تقبل دائرة الجامع الكلي ثلاثة مدخل وتحظى بخرجين هما المجموع والمرحل ، لذا فإن الفرق الأساسي بين دائرة الجامع النصفي ودائرة الجامع الكلي هو أن دائرة الجامع الكلي لها مدخل إضافي هو المرحل السابق (C_i)

كما هو موضح بالشكل التالي:

الرمز المنطقي



شكل (٤ - ١٢)

جدول الحقيقة

A	B	C _i	C ₀	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1


جدول (٤ - ٢)

يمكن استنتاج المعادلات المنطقية لخرج الجامع الكلي كما يلي:

$$S = A \oplus B \oplus C_i$$


$$C_o = AB + (A + B)C_i$$

تنفيذ معادلتي المجموع والمرحل



شكل (٤ - ٢ ب)

تنفيذ الجمع الكلي باستخدام دائرة الجامع النصفي وبواية OR:



شكل (٤ - ٢ ج)


٤ - ٣ الطارح Subtractor

من الممكن إجراء عملية الطرح بتحويلها إلى عملية جمع بطريقة معينة ولكن هنا (أي باستخدام الطارح) يمكن الطرح بطريقة مباشرة أي كما نطرح باستخدام الورقة والقلم ، وعليه فإن كل خانة من خانات المطروح تطرح من الخانة المقابلة للمطروح منه وحاصل الطرح هو الفرق بينهما، فإذا كان المطروح أكبر من المطروح منه فتحدث عملية استلاف من الخانة المجاورة.

٤ - ٣- الطارح النصفي Half Subtractor

هي دائرة منطقية تقوم بطرح رقمين ثنائيين عند المدخل وتعطي خرجين هما الفرق (Difference) والاستعارة (Borrow) كما هو موضح في الشكل التالي:

الرمز المنطقي



شكل (٤ - ٣)

جدول الحقيقة

M	S	D	B ₀
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0


جدول (٤ - ٣)

من الأداء المنطقي للطراح النصفي الموضح في جدول الحقيقة يمكن استنتاج المعادلات المنطقية لخرج الفرق (D)، والاستعارة (B₀) كدوال في متغيرات الدخل.

$$D = \overline{M}S + M\overline{S} = M \oplus S$$

$$B_o = \overline{MS}$$

تنفيذ معادلتي الفرق والاستعارة



شكل (٤ - ٣ب)

٤ - ٣- الطارح الكلي Full Subtractor

تستقبل دائرة الطارح الكلي ثلاثة مدخل و تولد خرج الفرق و خرج الاستعارة كما هو موضح بالشكل

التالي :

الرمز المنطقي



شكل (٤ - ٤أ)

جدول الحقيقة

M	S	Bi	D	B0
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1


جدول (٤ - ٤)

يمكن استنتاج المعادلات المنطقية لخرج الطارح الكلي كما يلي:

$$D = M \oplus S \oplus B_i$$


$$B_o = B_i + (M \oplus \bar{S})MS$$

التنفيذ باستخدام البوابات المنطقية



شكل (٤ - ٤ب)

التنفيذ باستخدام دائرة الطارح النصفي



شكل (٤ - ٤ج)

٤ - المقارن الرقمي Digital Comparator

هو أحد الدوائر التركيبية التي تقوم بالمقارنة بين كلمتين "عدين" شائين من حيث حالة أكبر من أو أصغر من أو حالة التساوي للعددين ($A > B$, $A < B$, $A = B$)

الرمز المنطقي



شكل (٤ - ٥)

جدول الحقيقة

A	B	X	Y	Z
		$A = B$	$A < B$	$A > B$
0	0	1	0	0
0	1	0	1	0
1	0	0	0	1
1	1	1	0	0

جدول (٤ - ٥)


ومن الجدول نستخرج المعادلات التالية:

$$X = \overline{AB} + AB = \overline{A} \oplus B$$

$$Y = \overline{AB}$$

$$Z = A\overline{B}$$

ومن المعادلات السابقة يمكن تمثيل المقارن الرقمي بالدائرة التالية:



شكل (٤ - ب)

٤ - الشفرات الرقمية Digital Codes

إن الشفرة الرقمية هي عبارة عن أرقام ثنائية تكتب بطريقة معينة لتمثيل الأرقام في نظم العد الأخرى ،

وتوجد عدة أنواع من الشفرات الرقمية من أهمها الشفرة الثنائية العشرية Binary Coded

Decimal

(0 1 2 3 4 5 6 7 8 9) وبواسطة أربع خانات ثنائية أوزانها (8421) .

والجدول التالي يوضح تمثيل بعض الأعداد العشرية بواسطة الشفرة الثنائية العشرية.

العدد العشري	B C D الشفرة (8421)
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001

جدول (٤ - ٦)

مثال ١:

حول العدد العشري 32.84 إلى مكافئه من شفرة BCD

الحل:

عشري	3	2	.	8	4
BCD	0011	0010	.	1000	0100

مثال ٢:


حول العدد 01110001.00001000 BCD إلى عدد عشري

الحل:

BCD	0111	0001	.	0000	1000
عشري	7	1	.	0	8


٤ - ٥ - ١- المشفر Encoder

المشفر هو عبارة عن دائرة تركيبية لها عدد (2^n) أو أقل من أطراف الدخل ولها عدد (n) من أطراف الخرج كما هو مبين بالشكل التالي وخطوط الخرج تولد الشفرة (الكود الثنائي) لمتغيرات الدخل.



شكل (٤ - ٦)

ويبيّن الشكل التالي المخطط الصندوقي لمشفر ذي عشرة أطراط عند الدخل أربعة أطراط عند الخرج (المشفر من عشري إلى BCD)



شكل (٤ - ٦-ب)


ويمكن تكوين جدول الحقيقة للمشفر من عشري إلى شفرة BCD من علاقة متغيرات الدخل بمتغيرات الخرج كما هو موضح بالجدول التالي:

الدخل										الخرج			
D_0	D_1	D_2	D_3	D_4	D_5	D_6	D_7	D_8	D_9	D	C	B	A
1	0	0	0	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	0	0	0	1	0	0
0	0	0	0	0	1	0	0	0	0	0	1	0	1
0	0	0	0	0	0	1	0	0	0	0	1	1	0
0	0	0	0	0	0	0	1	0	0	0	1	1	1
0	0	0	0	0	0	0	0	1	0	1	0	0	0
0	0	0	0	0	0	0	0	0	1	1	0	0	1

جدول (٤ - ٧)

ويبين جدول الحقيقة السابق أن خرج المشفر يبين الأرقام من (0) إلى (9) في الصورة الثنائية بينما يمثل دخل المشفر متغيرات وعددها عشرة، وكل منها يحتوي على بتات من (D_0) إلى (D_9).


ويمكن تكوين المشفر ذي عشرة أطراف عند الدخل ولأربعة أطراف عند الخرج بعدد أربع بوابات "أو" المنطقية كما بالشكل التالي:



شكل (٤ - ج)


٤ - ٥ - ٢ محلل الشفرة Decoder

محلل الشفرة يقوم بالعملية العكسيّة للمشفر وهو عبارة عن دائرة تركيبية تحول المعلومات التي في صورة ثنائية من عدد (n) من أطراف الدخل إلى (2^n) أو أقل من أطراف الخرج كما بالشكل التالي:



وعلى سبيل المثال يبين الشكل التالي المخطط الصندوقى لمحلل شفرة ذي أربعة أطراف عند الدخل عشرة أطراف عند الخرج (التحويل من شفرة BCD إلى النظام العشري).

مبيانات الخرج العشري




ويمكن تكوين جدول الحقيقة لمحلل الشفرة من العلاقة بين الدخل والخرج كالتالي:

الدخل				الخرج									
D	C	B	A	D_9	D_8	D_8	D_6	D_5	D_4	D_3	D_2	D_1	D_0
0	0	0	0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	0	0	0	0	0	0	0	0	1	0
0	0	1	0	0	0	0	0	0	0	0	1	0	0
0	0	1	1	0	0	0	0	0	0	1	0	0	0
0	1	0	0	0	0	0	0	0	1	0	0	0	0
0	1	0	1	0	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	0	1	0	0	0	0	0	0
0	1	1	1	0	0	1	0	0	0	0	0	0	0
1	0	0	0	0	1	0	0	0	0	0	0	0	0
1	0	0	1	1	0	0	0	0	0	0	0	0	0

جدول (٤ - ٨)

ويلاحظ ظهور قيمة واحدة للخرج عند تواجد تجميعه معينة للدخل، ويمكن تكوين محلل شفرة ذي أربعة أطراف عند الدخل وعشرة أطراف عند الدخل وعشرة أطراف عند الخرج بعدد من دوائر "و" المنطقية ودوائر "لا" المنطقية.

والشكل التالي يوضح دائرة منطقية مكونة من بوابات "و" NOT و"AND" و"لا" وهي تمثل محلل الشفرة Decoder لها طرفي دخل (A,B) ولها أربعة أطراف في الخرج وهي تُكافئ الأرقام العشرية من (0) إلى (3).



شكل (٤ - ج)

جدول الحقيقة الذي يعبر عن حالة محلل الشفرة(المفسر)


الدخل		الخرج			
A	B	Y_0	Y_1	Y_2	Y_3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

جدول (٤ - ج)

٤-٦ منتقى البيانات Multiplexer

هو أحد الدوائر المنطقية التركيبية ويكون شكل دائرة متكاملة IC ويكون من عدة بوابات منطقية (AND, OR, NOT) ، ويمكن اعتبار منتقى البيانات هو العنصر الإلكتروني المعاين للفتح الميكانيكي الدوار، وهو دائرة منطقية تختار المعلومات من خطوط المدخل ويكون عدد مداخلها اثنين أو أكثر ولها مخرج واحد وأطراف تحكم.


الدائرة المنطقية لمنتقى البيانات (2×1)



شكل (٤-٨)

منتقى البيانات : 4-TO-1 Multiplexer


الرمز المنطقي



شكل (٤-٨ب)

جدول الحقيقة لمنتقى البيانات (4×1)

S_1	S_0	Y
0	0	I_0
0	1	I_1
1	0	I_2
1	1	I_3
جدول (٤ - ١٠)		


الدائرة المنطقية لمنتقى البيانات (4×1)

شكل (٤ - ٨ج)

٣ - ٧- موزع البيانات Demultiplexer

موزع البيانات هو دائرة منطقية لها مدخل يحمل بيانات و عدة مخارج يتم نقل البيانات إلى أي منها.

موزع البيانات : 1-TO-2 Demultiplexer
الرمز المنطقي




شكل (٤ - ٦)

جدول الحقيقة

S_1	D_0	D_1
0	E	0
1	0	E
جدول (٤ - ٦)		

من جدول الحقيقة فإنه عندما تكون إشارة التحكم S في حالة 0 Logic 0 فإن الإشارة تنتقل إلى الخرج D_0 . أما عندما تكون إشارة التحكم S في حالة 1 Logic 1 فإن الإشارة تنتقل إلى الخرج D_1 .


الدائرة المنطقية



شكل (٤ - ٦ بـ)



توزيع البيانات : 1-TO-4 Demultiplexer




شكل (٤ - ١٠)

جدول الحقيقة

S_1	S_0	D_0	D_1	D_2	D_3
0	0	E	0	0	0
0	1	0	E	0	0
1	0	0	0	E	0
1	1	0	0	0	E

جدول (٤ - ٩)

الدائرة المنطقية



شكل (٤ - ١٠ ب)

اختبار ذاتي

١. ما هو عدد مداخل و مخارج الجامع النصفي Half adder ؟

٢. ما هو عدد مداخل و مخارج الجامع الكلي Full adder ؟

٣. ما هي قيم مخارج الجامع الكلي S و C_{out} عندما تكون المدخل : $A=1$ ، $B=1$ $C_{in}=0$

٤. ما هو خرج المقارن الذي يكون High في حالة : $A=1001$ ، $B=1000$

٥. ما هو خرج مفسر الشفرة Decoder الذي يكون فعالاً عند إدخال القيمة

٦. ما هي المخرج الفعالة أو الأجزاء المضيئة لشاشة عرض 7 Segments عندما تكون مدخل

٧. ما هي المخرج الفعالة أو الأجزاء المضيئة لشاشة عرض 7 Segments من BCD إلى 7 Segments تساوي :

٨. ما هو عدد مداخل و مخارج Multiplexer ؟

٩. ما هو عدد مداخل و مخارج Demultiplexer ؟

١٠. ما هي مخارج الجامع الكلي عندما تكون المدخل : $A = 1$ ، $B = 1$ ، $C_{in}=1$ ، ،

١. لدينا مفك شفرة من BCD إلى 7 Segments ، ما هي الأرقام التي تظهر تعاقبياً على

شاشة

٢. في حالة ما كانت المدخل كال التالي : 7 Segments

$$A_0 = 10111101$$

$$A_1 = 10110101$$

$$A_2 = 11110000$$

$$A_3 = 00110011$$

١١ ما هي قيم خرج منتقى البيانات **Multiplexer** ذوأربعة مداخل D_3, D_2, D_1, D_0 للبيانات ومدخلين للتحكم S_1 و S_0 عندما تكون المدخل $D_3=1, D_2=0, D_1=0$ ، $D_0=0$

$$D_0 = 0 \\ \text{و } S_1 = 1 \text{ و } S_0 = 0$$

١٢ ما هو عدد خطوط تحكم منتقى البيانات **Multiplexer** عندما تكون عدد مداخل بياناته تساوي ٦٤ ؟

١٣ ما هو المدخل الذي تلقاه في خرج **Multiplexer** يحتوي على 128 مدخل للبيانات عندما تكون قيمة خطوط التحكم: $S_6S_5S_4S_3S_2S_1S_0 = 1000111$

١٤ على أي مخرج نلقى دخل موزع البيانات يحتوي على 32 مخرج عندما تكون خطوط التحكم $S_4S_3S_2S_1S_0 = 01101$



دواير رقمية

دواير القلابات

دواير القلابات

٥

الجدارة:

التعرف على أنواع القلابات لغرض شرح وظيفة وتركيب جدول حقيقة كل واحد وإمكانية اختيار النوع الملائم لتصميم ما.

الأهداف:

يكون المتدرب بعد دراسة هذه الوحدة قادرًا على:

١. شرح وظيفة القلاب T، JK، D، RS .
٢. تركيب جداول الحقيقة هذه القلابات .
٣. شرح المخططات الزمنية .

مستوى الأداء:

أن يصل المتدرب إلى إتقان الجدارة بنسبة ٨٥٪

الوقت المتوقع للتدريب:

ست ساعات .

الوسائل المساعدة:

التدريبات العملية .

متطلبات الوحدة:

احتياز الوحدات السابقة .

القلابات Flip-Flops

٥ - امقدمة :

تحدثنا في الباب السابق عن الدوائر التركيبية، ويوجد نوع من الدوائر الرقمية عبارة عن دوائر تركيبية بالإضافة إلى عنصر ذاكرة تسمى الدوائر التتابعية Sequential Circuits وبينما كانت ركيزة البناء الأساسية في الدوائر التركيبية هي البوابات المنطقية التتابعية هي دائرة القلاب-Flip Flops ويعتمد الخرج في هذه الدوائر على الدخل والحالة التي يكون عليها عنصر الذاكرة.

٥ - ٢ - قلاب (R-S) غير المتزامن


يبين الشكل التالي الرمز المنطقي لقلاب (R-S) غير المتزامن (Clock pulse) (R-S) غير المتزامن (Without clock pulse).



شكل (٥ - ١)

ويمكن تكوين القلاب عن طريق بوابات (NAND) أو (NOR) وطريقة التوصيل لهذه البوابات تجعل خرج البوابة هو دخل للبوابة الأخرى.

الشكل التالي يوضح دائرة قلاب (R-S) باستخدام بوابة NOR.



شكل (٥ - ١ب)

ومن المعلوم أن خرج بوابة الـ (NOR) يكون عند المستوى المنطقي (0) إذا كان أي من أطراف الدخل عند المستوى المنطقي (1). ويكون الخرج عند المستوى المنطقي (1) إذا كانت كل أطراف الدخل عند المستوى المنطقي (0).

وفيما يلي جدول الحقيقة لقلاب (R-S) باستخدام بوابة NOR.

الدخل		الخرج		ملاحظات
S	R	Q	\bar{Q}	
1	0	1	0	وضع
0	0	1	0	التخزين
0	1	0	1	إعادة وضع
0	0	0	1	التخزين
1	1	0	0	غير معينة
جدول (٥ - ١)				

ويتبين من الجدول السابق الحقائق التالية:


١. في حالة توصيل الدخل (S) بالمستوى المنطقي (1) (عندما تكون $R=0$) فإن الخرج (\bar{Q}) يكون عند المستوى المنطقي (0) ومن ثم يتسبب في جعل الخرج (Q) عند المستوى المنطقي (1) وتعتبر هذه الحالة بـ (Set- State) أو حالة الوضع.
٢. في حالة توصيل الدخل (S) بالمستوى المنطقي (0) مع ثبات قيمة (R) عند المستوى المنطقي (0) فإن الخرج (Q) لا يتغير وتبقى قيمته عند المستوى المنطقي (1) والخرج (\bar{Q}) يكون عند المستوى المنطقي (0) وبالتالي لا يحدث لطريق البوابة (1) أي تغيير، وتعتبر هذه الحالة بحالة التخزين (No Change) عندما تكون إشارة الدخل لكل من الخطين R, S عند المستوى المنطقي (0).
٣. وبنفس الطريقة يمكن دراسة حالة توصيل الدخل (S) بالمستوى المنطقي (0) عندما تكون ($R=1$) في هذه الحالة فإن الخرج (Q) يكون عند المستوى المنطقي (0) وبالتالي (\bar{Q})

يكون عند المستوى المنطقي (1) ، وُتُعرف هذه الحالة بحالة الـ (Clear- State) أو إعادة الوضع .Reset

٤٠ في حالة توصيل الدخل (R) بالمستوى المنطقي (0) مع ثبات قيمة (S) عند المستوى المنطقي (0) فإن الخرج (Q) لا يتغير و كذلك (\bar{Q}) ، وُتُعرف هذه الحالة بحالة التخزين .

٥٠ عند توصيل كل من (R,S) بالمستوى المنطقي (1) فإن كلاً من (Q, \bar{Q}) متممان لبعضهما، وتسمى هذه الحالة "حالة غير معينة" ويجب تجنبها عند تشغيل القلاب.

والشكل التالي يوضح دائرة قلاب (R-S) باستخدام بوابة NAND.



وفيما يلي جدول الحقيقة لقلاب (R-S) باستخدام بوابة NAND.

الدخل		الخرج		وضع التشغيل
S	R	Q	\bar{Q}	
0	0	1	1	غير معينة
0	1	1	0	وضع
1	0	0	1	إعادة وضع
1	1	0	1	تحزين

جدول (٥ - ٢)

٥-٣-١-١ قدرح القلابات


في القلابات غير المتزامنة تغير إشارات الدخل فيها يؤدي إلى تغيير حالة الخرج أما القلابات المتزامنة فإنها تحتاج إلى مدخل قدرح (مدخل تزامن Clock) إضافي والذى بدونه لن تعمل هذه القلابات المتزامنة. لذلك يجب عند تشغيل القلابات المتزامنة إعطاء إشارات الدخل أولاً ثم إعطاء نبضة قدرح (تزامن) على مدخل القدرح عند هذه الحالة يتغير الخرج.

٥-٣-١-٢ أنواع نبضات القدرح

هناك نوعان من النبضات التي تستخدم لقدرح القلابات وهي:

١. نبضة موجبة :


هذه النبضة تكون بدايتها (0) وعند القدرح تصعد إلى (1) لفترة معينة ثم تعود مرة أخرى من (1) إلى (0) كما بالشكل التالي:



شكل (٥ - ١٢)

٠٢ نبضة سالبة :


هذه النبضة تكون بدايتها (1) وعند القدح تهبط إلى (0) لفترة معينة ثم تعود مرة أخرى من (0) إلى (1) كما بالشكل التالي:



شكل (٥ - ٢- ب)


٥- ٣- طرق قدح القلابات المتزامنة

٠١ نبضة قدح بحافة موجبة كما يتضح بالشكل التالي:



شكل (٥ - ٣-)

٠٢ نبضة قدح بحافة سالبة كما يتضح بالشكل التالي:




شكل (٥ - ٣- ب)

٥- ٤- قلاب (R-S) المتزامن (R-S) Synchronous (R-S) Flip-Flop


إن قلاب (R-S) الأساسي عبارة عن شريحة غير متزامنة، فهو لا يعمل وفقاً لنبضات تزامن أو توقيت. ويضيف قلاب (R-S) المتزامن خاصية تزامنية هامة.

ويبيّن الشكل التالي الرمز المنطقي لقلاب (R-S) حيث يظهر به ثلاثة أطراف للدخل (S, R, CK) وطريق خرج هما (Q , \bar{Q}) .



شكل (٥ - ٤)

والشكل التالي يوضح دائرة قلاب (R-S) المتزامن باستخدام بوابة NAND.



شكل (٥ - ٤ ب)


وفيمما يلي جدول الحقيقة لقلاب (R-S) المتزامن باستخدام بوابة NAND.

الدخل			الخرج		وضع التشغيل
CK	S	R	Q	\bar{Q}	
	0	1	0	1	إعادة وضع
	0	0	0	1	تحزين
	1	0	1	0	وضع
	1	1	1	1	غير معينة

جدول (٣ - ٥)


٥-٥ قلاب (J-K)

يبين الشكل التالي الرمز المنطقي لقلاب J-K ، ويمكن اعتبار هذا القلاب هو القلاب العام فنلاحظ وجود ثلاثة مداخل (J,K,CK) وخرجان هما الخرج العادي (Q) والخرج المتمم (\bar{Q}) ، وقد صمم هذا القلاب للتغلب على الوضع المحظوظ (غير معينة) في القلاب (R-S) المتزامن ، فعندما ($J=K=1$) يكون القلاب في وضع تبديل Toggle.



شكل (٥-٥)

والشكل التالي يوضح دائرة قلاب (J-K) باستخدام بوابات NAND:




شكل (٥-٥ ب)

وفيما يلي جدول الحقيقة لقلاب (J-K) باستخدام بوابات NAND:

الدخل			الخرج		وضع التشغيل
CK	S	R	Q	\bar{Q}	
	0	0	No Change		التخزين
	0	1	0	1	إعادة وضع
	1	0	1	0	وضع
	1	1	Toggle		الحالة العكسية
جدول (٤ - ٥)					

٥- قلاب (D)


يبين الشكل التالي الرمز المنطقي لقلاب (D) ، فنلاحظ وجود مدخل واحد للبيانات (D) ، ومدخل للتزامن (CK) ويسمى كذلك بقلاب التأخير (Delay) لأن بيانات الدخل تظهر على الخرج بعد نبضة واحدة.



والشكل التالي يوضح جدول الحقيقة لقلاب (D)


CK	D	Q	\bar{Q}
	0	0	1
	1	1	0
جدول (٥ - ٥)			

ويمكن بناء القلاب (D) من القلاب (R-S) بإضافة بوابة (NOT) على المدخل (R) كما هو مبين بالشكل التالي:



شكل (٥ - ٦ب)

كما يمكن بناء القلاب (D) من القلاب (J-K) بإضافة بوابة (NOT) على المدخل (K) كما هو مبين بالشكل التالي:




شكل (٥ - ٦ج)

وبذلك يمكن اعتبار القلاب D حالة خاصة من قلابي R-S و J-K المتزامنين وتستخدم قلابات D بكثرة في تخزين البيانات، ونظرًا لهذا الاستخدام فإنه يطلق عليه أحياناً (قلاب بيانات).


٥ - ٧- قلاب (T) Flip-Flop (T)

يوضح الشكل التالي الرمز المنطقي لقلاب (T)، فنلاحظ وجود مدخل واحد (T)، ومدخل التزامن (CK).



شكل (٥ - ٧أ)

ويعتبر قلاب (T) حالة خاصة من قلاب (K-J) وذلك بتوصيل الطرفين (J, K) معاً ليتمثلاً الطرف (T) كما مبين بالشكل التالي:



شكل (٥-٧ب)

والشكل التالي يوضح جدول الحقيقة لقلاب (T)

CK	T	$Q(t+1)$	وضع التشغيل
	0	$Q(t)$	No Change
	1	$\bar{Q}(t)$	Toggle

جدول (٥-٦)

ومن الجدول السابق نلاحظ أن :

- ١٠ عندما يكون الدخل (T) عند المستوى المنطقي (0) وفي وجود نبضة الساعة فإن خرج القلاب $Q(t+1)$ لا يتغير وهذه الحالة تعرف بحالة التخزين . No Change

- ٢٠ عندما يكون الدخل (T) عند المستوى المنطقي (1) وفي وجود نبضة الساعة فإن خرج القلاب $Q(t+1)$ يتغير إلى متممته بغض النظر عن الوضع الذي هو عليه وهذه الحالة تعرف بحالة التبديل Toggle لذلك يسمى هذا القلاب بقلاب التبديل وهو يعتبر مقسم للتردد.

اختبار ذاتي

١. ما هي قيم المداخل التي تحتوي على الحالة غير المقبولة لقلاب من نوع SR ؟

٢. ما هو دور مدخل نبضات الساعة في القلابات؟

٣. ماذا يحدث عندما تكون مداخل القلاب $K-J = 1$ ، $J=1$ ؟

٤. ما هو نوع وتردد إشارة خرج القلاب $K-J$ عندما تكون $K=1$ ، $J=1$ ومدخل الساعة يعادل إشارة مربعة ذات تردد 100KHz ؟

٥. ما هي سلسلة البتات التي نحصل عليها تعاقيباً في وضع الخرج Q لقلاب SR عندما تكون المدخل خلال الزمن كالتالي:

$$S=10010111010$$

$$R=01001000101$$

٦. ما هو نوع وتردد إشارة خرج القلاب $K-J$ في حالة $K=0$ ، $J=1$ ومدخل الساعة يعادل إشارة مربعة ذات تردد 10KHz ؟

٧. ما هو نوع وتردد إشارة خرج القلاب T في حالة $T=1$ و إشارة الساعة مربعة ذات تردد 500KHz ؟



دواير رقمية

دواير العدادات والسجلات والذاكرة

دواير العدادات والسجلات والذاكرة

٦

الجذارة:

التعرف على دوائر العدادات ، المسجلات والذاكرة لغرض تصميم أي دائرة رقمية متعلقة بهذا النوع من الدوائر ، مثل تحديد معامل العداد ، اتجاه الإزاحة القراءة أو الكتابة على الذاكرة.

الأهداف:

يكون المتدرب بعد دراسة هذه الوحدة قادرًا على:

١. شرح وظيفة العدادات .
٢. التعرف على أنواع العدادات .
٣. شرح وظيفة المسجلات .
٤. شرح وظيفة الذاكرة .
٥. التعرف على أنواع الذاكرة .
٦. التعرف على عملية الكتابة على الذاكرة والقراءة من الذاكرة .

مستوى الأداء:

أن يصل المتدرب إلى إتقان الجذارة بنسبة ٨٥٪ .

الوقت المتوقع للتدريب:

تسعة ساعات .

الوسائل المساعدة:

التدريبات العملية .

متطلبات الوحدة:

اجتياز الوحدات السابقة .

العدادات Counters

٦ - ١ مقدمة :

العداد Counter هو عبارة عن دائرة منطقية تعاقبية تعطي خرجاً له تسلسل منطقي معين ، وتعتبر العدادات من أعظم الدوائر المنطقية وأكثرها استعمالاً ، ويبن العداد أساساً على قلاب (J-K) أو قلاب (T).

وللعدادات الرقمية الخصائص التالية:

١. أقصى عدد يستطيع العداد إحصاؤه.
٢. العد تصاعدياً (UP) أو تنازلياً (Down).
٣. التشغيل المتزامن (Synchronous) أو غير المتزامن (Asynchronous).

٦ - ٢ العدادات غير المتزامنة Asynchronous Counters


هي عدادات يتم فيها توصيل نبضة التزامن CK للقلاب الأول ويقده القلاب الثاني من خرج القلاب الأول وهكذا.....

وتنقسم العدادات غير المتزامنة إلى:

١. العدادات التصاعدية Up - Counters

أ - عداد تصاعدي ذو معامل (4) باستخدام قلابات (J-K):
يبين الشكل التالي عداد تصاعدي غير متزامن ذو معامل (4) أي له أربع حالات عد (يعد من ٠ → ٣ عشرى) ، ويكون هذا العداد من قلابي K, J ، ومدخلى الـ J, K لكل قلاب موصلة بالمستوى المنطقي (1).

ونلاحظ أن كلا القلابين يعملان عند الحافة السالبة لنبضة التزامن ومدخل التزامن للقلاب الثاني موصلا بالخرج العادي (Q_1) للقلاب الأول. ومخارج العداد هما الخرج العادي (Q_2, Q_1).




والشكل التالي يوضح جدول الحقيقة لتشغيل هذا العداد. فالقلاب الأول يكون في حالة تبدل مستمرة عند الحافة السالبة لنبضات التزامن والقلاب الثاني يكون في حالة تبدل عند الحافة السالبة لنبضة الثانية لنبضات التزامن ، وسوف يعد العداد من صفر إلى ثلاثة وعند الاستمرار في نبضات التزامن فإن العداد يعيد العد مرة أخرى من صفر إلى ثلاثة وهكذا.....

جدول الحقيقة لعداد تصاعدي ذو معامل (4)

CLK NO.	O/P		المكافئ العشري
	Q_2	Q_1	
0	0	0	0
1	0	1	1
2	1	0	2
3	1	1	3
4	0	0	0
5	0	1	1
6	1	0	2
7	1	1	3

جدول (٦ - ج)

ويبين الشكل التالي الخرج الموجي لهذا العداد لثمان نبضات تزامن حيث نرى من هذا الخرج أن العداد يعتبر مجزيء أو مقسم للتعدد حيث أن عدد بنبضات الخرج للقلاب الأول (Q_1) يساوي أربع نبضات وعدد نبضات الخرج للقلاب الثاني (Q_2) يساوي نبضتان أي أن القلاب الأول يقسم على (2) والقلاب الثاني يقسم على (4).




شكل (٦ - ١ب)

مثال ١:

صمم عداد تصاعدي ذو معامل (16) وذلك باستخدام قلابات K-L مع توضيح حالات العد باستخدام جدول الحقيقة ، ورسم الشكل الموجي للخرج.

الحل :

عداد ذو معامل (16) أي عداد يعد من (0 إلى 15) ويمكن استنتاج عدد القلابات المستخدمة فيمكن ذلك عن طريق العلاقة $(2^m = 16)$ حيث (m) يعني عدد القلابات ، وبالتالي عندما تكون $m=4$ فهذا يعني أن $(2^4 = 16)$. أي أن عدد القلابات هو أربعة قلابات K-L.




شكل (٦ - ١ج)

جدول الحقيقة لعداد تصاعدي ذو معامل (16)

العدد العشري	العدد الثنائي				العدد العشري	العدد الثنائي			
	8	4	2	1		8	4	2	1
	D	C	B	A		D	C	B	A
0	0	0	0	0	8	1	0	0	0
1	0	0	0	1	9	1	0	0	1
2	0	0	1	0	10	1	0	1	0
3	0	0	1	1	11	1	0	1	1
4	0	1	0	0	12	1	1	0	0
5	0	1	0	1	13	1	1	0	1
6	0	1	1	0	14	1	1	1	0
7	0	1	1	1	15	1	1	1	1

جدول (٦ - ٢)

ويبين الشكل التالي الخرج الموجي لهذا العداد




شكل (٦ - ١د)

ب - العداد تصاعدي ذو معامل (n) :عندما نريد تصميم عداد ذو معامل (n) فإننا نطبق القاعدة ($2^m \geq n$) حيث إن: m : معامل العداد m : عدد القلابات

فمثلاً عندما نريد تصميم عداد ذو معامل (6) أي له ست حالات عد ويعد من (0 إلى 5) فنطبق القاعدة $2^3 > 6$ لأنه لا يوجد عدد (n) يعطينا (2^n) تساوي (6) لذلك نأخذ الأكبر (8) ولكن هذه الشمانية تعني (8) حالات أي من (0 إلى 7) لذلك فإننا نحتاج إلى ثلاثة قلابات K-L-J.

ولتكن A, B, C وكذلك نحتاج إلى بوابة NAND تكون مداخلها من المكافئ الثنائي للرقم العشري (6) وهو: أي بوابة NDAD دخلها من خرج القلابان C, B وخرج البوابة يكون دخل مدخل المسح CLR للقلابات، لذا فإنـه عندما يـعد العـادـعـدـ خـمـسـةـ والـذـيـ يـكـافـئـ ثـائـيـاـ سـوـفـ يـنـتـقـلـ العـادـعـدـ لـعـدـ الـعـدـ سـتـةـ الذـيـ يـكـافـئـ ثـائـيـاـ وهذا يـنـشـطـ بوـاـبـةـ NANDـ بـالـوـحـايـدـ لـذـاـ إـنـ خـرـجـهـ سـيـكـونـ صـفـرـ وهذا بـدـورـهـ يـنـشـطـ مـدـخـلـ المسـحـ مـمـاـ يـؤـديـ إـلـىـ تـصـفـيرـ جـمـيعـ مـخـارـجـ الـقـلـابـاتـ وـتـبـدـأـ بـالـعـدـ مـنـ جـدـيدـ (000)ـ وـلـاـ تـعـدـ العـدـ (110).

ويوضح الشكل التالي بناء هذا العداد.




ملاحظة:

إذا كانت مدخل المسح للقلابات تتشـطـ بالـصـفـرـ نـسـتـخـدـمـ بوـاـبـةـ NANDـ،ـ أـمـاـ إـذـاـ كـانـتـ تـشـطـ بـالـواـحـدـ نـسـتـخـدـمـ بوـاـبـةـ ANDـ.

العداد العشري Decimal Counter

يعتبر العداد العشري أكثر أنواع العدادات انتشاراً بفضل تطبيقاته واستخداماته الكثيرة، وهو عداد ذو معامل عشرة أي أن العداد يعد من (0 إلى 9) عشري أي من (0000 إلى 1001) الثنائي ، ويكون العداد من أربعة قلابات K-J وبوابة NAND ، ويختصر عمل هذا العداد أنه عندما ينتهي العداد من عدد تسعه ويبدأ في العدد عشرة والذي يكفيه ثنائياً وهذا يعني لأن الخرجين (D = 1, B = 1) هما دخلين لبوابة (NAND) وخرج البوابة ينشط مدخل المسح CLR للقلابات الأربع ، وهذا يجعل جميع القلابات تقوم بعملية المسح لخارجها لتساوي صفرًا وليبداً العداد ليعد من جديد.

ويوضح الشكل التالي بناء هذا العداد.




جدول الحقيقة للعداد العشري

CLK NO.	O/P				المكافئ العشري	
	المكافئ الثنائي					
	D	C	B	A		
0	0	0	0	0	0	
1	0	0	0	1	1	
2	0	0	1	0	2	
3	0	0	1	1	3	
4	0	1	0	0	4	
5	0	1	0	1	5	

6	0	1	1	0	6
7	0	1	1	1	7
8	1	0	0	0	8
9	1	0	0	1	9
10	0	0	0	0	0


جدول (٦ - ٣)

ويبين الشكل التالي الخرج الموجي لهذا العدد



شكل (٦ - ٢ ب)

الشكل التالي يوضح توصيل العداد العشري مع مفسر الشفرة (Decoder) وشاشة عرض الأجزاء السبعة (Seven Segments).



شكل (٦ - ٢ ج)

والجدول التالي يبين عمل الدائرة السابقة:
مع العلم أن شاشة العرض ذات السبع قطع هي من نوع مشترك الآنود لذا يكون تشحيط الشاشة عند المستوى المنطقي (0) ولهذا تظهر الفقاعات في مخارج مفسر الشفرة.


CLK NO.	خرج العداد				خرج مفسر الشفرة						
	D	C	B	A	a	b	c	d	e	f	g
0	0	0	0	0	0	0	0	0	0	0	1
1	0	0	0	1	1	0	0	1	1	1	1
2	0	0	1	0	0	0	1	0	0	1	0
3	0	0	1	1	0	0	0	0	1	1	0
4	0	1	0	0	1	0	0	1	1	0	0
5	0	1	0	1	0	1	0	0	1	0	0
6	0	1	1	0	0	1	0	0	0	0	0
7	0	1	1	1	0	0	0	1	1	1	1
8	1	0	0	0	0	0	0	0	0	0	0
9	1	0	0	1	0	0	0	0	1	0	0

جدول (٤ - ٦)

٢ - العدادات التنازليّة Down-Counters

أ - عداد تنازلي ذو معامل (4) باستخدام قلابات J-K:

يختلف العداد التنازلي عن العداد التصاعدي في تسلسل العد حيث يبدأ العد التنازلي في العد من أقصى قيمة وينتهي في التنازلي ، ويبين الشكل التالي عداد تنازلي ذو معامل (4) أي أن له أربع حالات عد وبعد من (3 إلى 0) عشرى ويكون هذا العداد من قلابي J-K ومدخل CK لـ كل قلاب موصولة بالواحد المنطقي ونلاحظ أن مدخل التزامن CK لكلا القلابين يعملان عند الحافة السالبة لتبضة التزامن ، ومدخل التزامن للقلاب الثاني موصل بالخرج المتمم (\bar{Q}_1) للقلاب الأول ، ومخارج العداد تكون من الخرج العادي للقلابين Q_2, Q_1 كما مبين بالشكل التالي:




والشكل التالي يوضح جدول الحقيقة لتشغيل هذا العداد ، فحالة البداية للعداد التنازلي تكون جميع المخارج للعداد في المستوى العالي (أي أقصى قيم للعدد) ثم يبدأ العداد في التنازل ، فالعداد التنازلي ذو معامل (4) سوف يعود من ثلاثة إلى صفر وعند الاستمرار في نبضات التزامن فإن العداد سوف يعيد العد مرة أخرى من ثلاثة إلى صفر وهكذا.

CLK NO.	O/P			
	المكافئ الثنائي		المكافئ العشري	
	Q ₂	Q ₁		
0	1	1	3	
1	1	0	2	
2	0	1	1	
3	0	0	0	
4	1	1	3	

جدول (٦ - ٥)

ويبيّن الشكل التالي سلوك هذا العداد ، فالقلاب الأول يكون في حالة تبدل مستمرة عند كل حافة سالبة لنبضات التزامن ، والقلاب الثاني يكون مدخل التزامن له هو الخرج المتمم للقلاب الأول (\bar{Q}_1) وبالتالي فإن القلاب الثاني سوف يكون في حالة تبدل مستمرة عند كل حافة سالبة لـ (\bar{Q}_1) .




شكل (٦ - ٣ ب)

ب - عداد تنازلي متوج ذو معامل (8) باستخدام قلابات K-J:

عداد تنازلي متوج ذو معامل (8) أي أنه يعد من (7 إلى 0) ولاستنتاج عدد القلابات المستخدمة عن طريق العلاقة: $(2^3 = 8)$ وبالتالي فإننا نحتاج إلى ثلاثة قلابات K-J.

الشكل التالي يوضح توصيل العداد




شكل (٦ - ٤ أ)

الشكل التالي يوضح جدول الصواب (الحقيقة) للعداد:

CLK NO.	O/P			المكافئ العشري	
	المكافئ الثنائي				
	Q ₁	Q ₂	Q ₃		
0	1	1	1	7	
1	1	1	0	6	
2	1	0	1	5	
3	1	0	0	4	
4	0	1	1	3	
5	0	1	0	2	
6	0	0	1	1	
7	0	0	0	0	
8	1	1	1	7	
9	1	1	0	6	

جدول (٦ - ٦)

الشكل التالي يوضح الشكل الموجي لهذا العداد.




شكل (٦ - ٤ب)

٦ - ٤ العدادات المتزامنة Synchronous Counters

هي عدادات يتم توصيل مدخل التزامن CK لجميع القلابات في نفس الوقت (توصيل توافي) لحل مشكلة التأخير الزمني الناتج في العدادات غير المتزامنة ونسمى هذه النوعية من العدادات بعدادات التوازي Parallel Counters.

١ - عداد تصاعدي متزامن ذو معامل (8).

يقوم هذا العداد بعد الأرقام من (0 إلى 7) وبالتالي سوف تحتاج إلى عدد ثلاثة قلابات نوع (J-K) لتصميم العداد، والشكل التالي يوضح توصيل هذا العداد.




ويلاحظ من الشكل السابق أن:

١ - القلاب الأول يكون دائمًا في وضع التبديل (Toggle) أو حالة تخزين (No Change) تبعاً لخرج القلاب الأول.

٢ - يستخدم خرج القلاب الأول والقلاب الثاني كدخل لبوابة AND وهي تحكم في تشغيل القلاب الثالث، فعندما يتم تنشيط هذه البوابة عن طريق المستوى المنطقي (1) عند كل من (A , B) فإن القلاب الثالث يصبح في وضع التبديل، وعندما يمنع تنشيط البوابة فإن القلاب الثالث يصبح في وضع تخزين.

ويوضح الشكل التالي الشكل الموجي للخرج .



شكل (٦ - ب)


الشكل التالي يوضح جدول الصواب (الحقيقة) للعداد:

CLK NO.	O/P			المكافئ العشري
	C	B	A	
0	0	0	0	0
1	0	0	1	1
2	0	1	0	2
3	0	1	1	3
4	1	0	0	4
5	1	0	1	5
6	1	1	0	6
7	1	1	1	7
8	0	0	0	0

جدول (٦ - ج)


٢ - عداد تنازلي متزامن ذو معامل (8)

يوضح الشكل الرسم التخطيطي المنطقي لعداد تنازلي متزامن ذو ثلاثة أرقام شائبة أي معامل (8) ونلاحظ أنه قد وصلت مدخل التزامن CK في نفس الوقت لجميع القلابات ، ولكن الفرق الوحيد هو أن تشغيل العداد التنازلي نستخدم فيه الخرج المتمم (\bar{Q}_1) للقلابات في عملية التشغيل.



شكل (٦-٦)

الشكل التالي الشكل الموجي للخرج



شكل (٦-٦ب)

الشكل التالي يوضح جدول الحقيقة للعداد :

CLK NO.	O/P			المكافئ العشري
	C	B	A	
0	1	1	1	7
1	1	1	0	6
2	1	0	1	5
3	1	0	0	4
4	0	1	1	3
5	0	1	0	2
6	0	0	1	1
7	0	0	0	0
8	1	1	1	7


جدول (٦-٨)

مسجلات الإزاحة

Shift Registers

تعتبر مسجلات الإزاحة كنوع من الدوائر المنطقية التناوبية التي تشبه العدادات الرقمية. تستخدم مسجلات الإزاحة أساساً لتخزين البيانات الرقمية.


سوف ندرس في هذا الفصل بعض الأنواع الأساسية لمسجلات الإزاحة والتطبيقات المتعلقة مع كل نوع. تحتوي مسجلات الإزاحة على تركيبة من القلابات دورها تخزين وتحويل البيانات في الأنظمة الرقمية. يستخدم المسجل أساسياً لتخزين وإزاحة البيانات المكونة من أصفار وآحاد من مداخله إلى مخارجه. تتحقق عملية التخزين باستخدام قلاب من نوع D لتخزين البت 0 أو 1 ، كما هو موضح بالشكل (٦ - ٧).



الشكل (٦ - ٧)


أما عملية الإزاحة فإنها تتحقق بوسائل مختلفة نذكر منها:

أ - إزاحة مع دخل توالي وخرج توالي للبيانات (الشكل (٦ - ٨)).




الشكل (٦ - ٨)

ب - إزاحة مع دخل توالي وخرج توالي للبيانات (الشكل (٦ - ٩)).



الشكل (٦ - ٩)


ت - إزاحة مع دخول توازي وخروج توازي للبيانات (الشكل (٦ - ١٠)).



الشكل (٦ - ١٠)

ث - إزاحة مع دخول توازي وخرج توازي للبيانات (الشكل (٦ - ١١)).

مدخل البيانات Data In




الشكل (٦ - ١١)

تتمثل سعة المسجل في عدد القلابات الذي يحتوي عليه المسجل وهذا ما يمثل أيضاً عدد باتات المسجل.

١ - مسجلات ذات الدخول المتوازي والخروج المتوازي: Serial in / Serial out Shift Registers


يستقبل مسجل الإزاحة ذو الدخول المتوازي والخرج المتوازي البيانات بصفة متتالية ما يعني بت واحد عند كل نبضة الساعة .Clock

يوضح الشكل (٦ - ١٢) مسجل إزاحة يتكون من 4 قلابات من نوع D ما يعني أنه قادرًا على تخزين 4 باتات من البيانات.




الشكل (٦ - ١٢)

يوضح الشكل (٦ - ١٣) كيف تتم عملية إدخال بيانات تتكون من الأربعة باتات 1011 بصفة متتالية في المسجل وهذا خلال 4 نبضات للساعة $Clk_1, Clk_2, Clk_3, Clk_4$ و Clk .



الشكل (٦ - ١٣)

كما يوضح الشكل (٦ - ١٤) عملية إخراج البيانات 1011 بصفة متتالية وتواجدها على مخرج المسجل خلال 4 نبضات للساعة $Clk_8, Clk_7, Clk_6, Clk_5$ Clock و Clk_4 .




الشكل (٦ - ١٤)

٢ - مسجلات ذات الدخل المتتالي والخرج المتوازي:
Serial in / Parallel out Shift Registers

يحتوي مسجل الإزاحة ذو الدخل المتتالي والخرج المتوازي على مدخل واحد للبيانات وعدد من المخارج التي من خلالها تكون البيانات فيها متواجدة بصفة متوازية وهذا من خلال أي نبضة من نبضات الساعة.

يوضح الشكل (٦ - ١٥) مسجل إزاحة يحتوي على دخل واحد للبيانات D وثمانية مخارج $Q_0, Q_1, Q_2, Q_3, Q_4, Q_5, Q_6, Q_7$.



الشكل (٦ - ١٥)




٣ - مسجلات ذات الدخل المتوازي والخرج المتالي:

**in / Serial out Shift Registers
Parallel**

يحتوي هذا النوع من المسجلات على عدد من المدخلات المتالية و выход واحد. تدخل البيانات في هذا المسجل في نفس الوقت من خلال نبضة تحميل المسجل **Load** ، بعدها يمكننا إخراج البيانات بت بعد بت خلال عدد نبضات الساعة يساوي عدد القلابات الذي يحتوي عليه المسجل.

يوضح الشكل (٦-١٦) نوع من هذه المسجلات الذي يحتوي على أربعة مدخلات للبيانات متوازية D_0 ، D_1 ، D_2 ، D_3 و مخرج متالي واحد Q_3 .




٤ - مسجلات ذات الدخل المتوازي والخرج المتوازي: in / Parallel out Shift Registers Parallel

يحتوي هذا النوع من المسجلات على عدد من المدخلات التي من خلالها يتم إدخال البيانات وفي وقت واحد خلال نبضة التحميل Load بصفة متوازية وعدد من المخارج التي من خلالها يتم إظهار البيانات المخزنة في المسجل والتي تم إدخالها عبر المدخلات المتوازية.

يوضح الشكل (٦-١٧) مسجل يحتوي على ثمانية مدخلات متوازية ($D_0, D_1, D_2, D_3, D_4, D_5, D_6, D_7$) وثمانية مخارج متوازية ($Q_0, Q_1, Q_2, Q_3, Q_4, Q_5, Q_6, Q_7$).

نرى هنا أنه خلال نبضة واحدة ل الساعة يتم إدخال وتخزين و إظهار البيانات على المخارج بصفة متوازية وفي نفس اللحظة.



الشكل (٦-١٧)

٥ - مسجلات ذات اتجاهين للإزاحة:


Shift Registers Bidirectional

يعتبر مسجل الإزاحة ذو اتجاهين من المسجلات التي لها إمكانية إزاحة البيانات إلى اليمين أو إلى اليسار وهذا باستخدام بوابات منطقية تتحكم في اتجاه الإزاحة.

يوضح الشكل (٦ - ١٨) مسجل إزاحة سعته أربعة بิตات والذي يعمل على النحو التالي:

عندما يكون خط التحكم $\overline{Right}/\overline{Left}$ على المستوى High تتحقق عملية إزاحة البيانات لليمين وعندما يكون هذا الخط على المستوى Low فإنه يحقق عملية الإزاحة لليسار.
لأن قيمة $\overline{Right}/\overline{Left} = 1$ تؤدي إلى تمكين البوابات G_1, G_2, G_3, G_4 وهذا يؤدي إلى توصيل أي خرج قلاب بالدخل الذي يليه أو يتبعه وعند حدوث أي نبضة للساعة Clock تتم عملية إزاحة البيانات بخانة واحدة لليمين.

أما قيمة $\overline{Right}/\overline{Left} = 0$ فإنها تؤدي إلى تمكين البوابات G_5, G_6, G_7, G_8 مما يؤدي إلى توصيل أي خرج قلاب بالدخل الذي يسبقه وعند حدوث أي نبضة للساعة Clock تتم عملية إزاحة البيانات بخانة واحدة لليسار.



الشكل (٦ - ١٨)


دوائر الذاكرة

تستخدم دوائر الذاكرة لتخزين الكميات الكبيرة من البيانات، تحتاج أجهزة الكمبيوتر لتخزين الكميات الكبيرة من البيانات الثانوية وهذا بصفة مستمرة أو شبه مستمرة. كما يحتاج تشغيل الأنظمة المبنية على المعالج الدقيق على دوائر الذاكرة وهذا لحاجة تخزين البرامج والاحفاظ بالبيانات خلال عملية المعالجة.

أساس ذاكرة أشباه الموصلات

الذاكرة هي جزء النظام المخصص لتخزين البيانات الثانوية. تحتوي ذاكرة أشباه الموصلات على مصفوفة تتكون من خلايا يتم فيها تخزين المعلومات. إن أساس خلية الذاكرة هي وحدة قلاب بإمكانها تخزين وحدة معلومات تحتوي على بت واحد. تخزن الذاكرة البيانات في وحدات تتراوح بين بت واحد وثمانية بتاب. ،البت: هو أصغر وحدة للبيانات الثنائية.

يتكون البايت Byte من ثمانية بتاب. Nibble هو وحدة تتكون من أربعة بتاب. الكلمة Word هي وحدة كاملة للمعلومات والتي غالباً ما تتكون من بايت أو أكثر. تستطيع كل خلية في الذاكرة من الاحفاظ بيت واحد قيمته 0 أو 1 . تكون الذاكرة من مصفوفة من الخلايا كما هو موضح في الشكل (٦ - ١٩) .



من خلال الشكل نلاحظ أنه بإمكاننا تمثيل مصفوفة الخلايا بصفات مختلفة. كما بإمكاننا النظر إلى الذاكرة وكمان سعتها 8 بايت أو 16Nibble أو 64 بت.


تميز الذاكرة بعدد الكلمات التي تستطيع تخزينها مضروب في حجم الكلمة، فمثلاً باستطاعة ذاكرة $(8k \times 8)$ تخزين 1024 كلمة حجم كل واحدة منها 8 بت، كما تستطيع ذاكرة (8×8) من تخزين 8192 كلمة حجم كل واحدة منها 8 بت.

نلاحظ أن $1k$ يعادل ثنائياً 1024 و $8k$ يعادل 8192 لأنه في الحقيقة يكون عدد الكلمات دائماً قوي للعدد 2.

$$2^{13} = 8192 \quad \text{و} \quad 2^{10} = 2048$$


عنوان وسعة الذاكرة

العنوان هو موقع وحدة البيانات في مصفوفة الذاكرة. ففي الشكل (٦ - ٢٠) يتحدد عنوان البت في الذاكرة برقم الصف والعمود والذي هو في نفس الوقت تقاطع الصف مع العمود. أما في الشكل (٦ - ٢٠ ب) فإن عنوان البايت فهو محدد برقم الصف فقط.



عنوان البت :
الصف 3 و العمود 6

(ا)



عنوان البايت : الصف 4
(ب)

الشكل (٦ - ٢٠)


لذلك نلاحظ أن العنوان متعلق بـ كيفية تنظيم وحدات البيانات في الذاكرة. فمثلاً في أجهزة الكمبيوتر الشخصية تكون الذاكرة مبنية ومنظمة على البايتات مما يعني أن أصغر مجموعة بتات ممكن عنونتها هي 8.

سعة الذاكرة هي عدد وحدة البيانات الممكن تخزينها. فحسب تنظيم الشكل (٦ - ٢٠ ب) تكون السعة 8 بايت وحسب تنظيم الشكل (٦ - ٢٠ أ) فإذا السعة 64 بت.

مبدأ تشغيل الذاكرة

تحتوي عملية الكتابة Write على وضع البيانات في عنوان معين في الذاكرة وتحتوي عملية القراءة Read على أخذ البيانات من عنوان معين في الذاكرة. في خلال عملية الكتابة تدخل وحدات البيانات إلى الذاكرة وخلال عملية القراءة فإنها تخرج من الذاكرة.

وتتم عملية الدخول والخروج عبر مجموعة من الخطوط تسمى ناقل البيانات Data Bus. يوضح الشكل (٦ - ٢١) ناقل البيانات باتجاهين مما يعني أن البيانات تنتقل في كلا الاتجاهين خلال القراءة والكتابة.



الشكل (٦ - ٢١)

في حالة تنظيم الذاكرة حسب الشكل (٦ - ٢٠ - ب) يعني على أساس البايت فإن ناقل البيانات يتكون من 8 خطوط من خلالها يتم تحويل البيانات بصفة متوازية. فمن خلال عملية القراءة أو الكتابة يتم اختيار عنوان بوضع شفرة ثنائية تمثل العنوان المقصود على مجموعة من الخطوط تسمى ناقل العنوان Address BUS. يتم اختيار العنوان بعد فك تشفيره. يتعلق عدد خطوط العنوان بسعة الذاكرة ، وبإمكاننا اختيار 65536 عنوان إذا كان عدد خطوط العنوان يتكون من 16 خط وبإمكاننا الحصول على 4294967296 موقع أو عنوان في ذاكرة إذا كان عدد خطوط العنوان يساوي 32 . سوف نرى الآن كيف تتم عملية الكتابة على القراءة من الذاكرة.

عملية الكتابة


يوضح الشكل (٦ - ٢٢ -) عملية الكتابة على الذاكرة. يستلزم تخزين بايت من البيانات في الذاكرة استخدام شفرة موجودة في مسجل العنوان ومن بعد وضعها على ناقل العنوانين. بعدها يقوم مفك الشفرة من فك شفرة العنوان و اختيار العنوان أو الموقع المناسب في الذاكرة بعدها تتلقى الذاكرة Decoder أمر للكتابة ، مما يؤدي إلى الحصول على بايت المعلومات الموجودة في مسجل البيانات ووضعه على ناقل البيانات ثم تخزينه في موقع أو عنوان الذاكرة الذي تم اختياره في المرحلة السابقة.

مسجل العنوانين

Address Register

011

ناقل العنوانين



الكتابة Write

مسجل البيانات

Data Register

10110101

ناقل البيانات

Data Bus

1 وضع العنوان 011 على ناقل العنوانين


2 وضع البيانات على ناقل البيانات

3 تخزين البيانات بأمر الكتابة

الشكل (٦ - ٢٢)

عملية القراءة

يوضح الشكل (٦ - ٢٣) عملية قراءة بايت من الذاكرة. يقوم النظام بوضع الشفرة الموجودة في مسجل العنوانين على ناقل العنوانين، بعدها يتم فك تشفير العنوان و اختيار الموقع أو العنوان المناسب للذاكرة. بعدها تتلقى الذاكرة أمراً للقراءة مما يؤدي إلى الحصول على نسخة من بايت البيانات المخزن في العنوان السابق اختياره ثم وضعه على ناقل البيانات وأخيراً تحميله في مسجل البيانات لقراءته.



١ وضع العنوان 110 على ناقل العنوانين ثم اختيار العنوان 6

٢ تنفيذ أمر القراءة

٣ وضع البيانات على ناقل البيانات و تحويلها الى مسجل البيانات

الشكل (٦ - ٢٣)

الأنواع الرئيسية للذاكرة : RAM و ROM

تقسم أنواع الذاكرة إلى فئتين رئيسيتين من أشباه الموصلات وهما :

الذاكرة العشوائية RAM و ذاكرة القراءة فقط ROM.

الذاكرة العشوائية RAM (Random Access Memories)

هي نوع من الذاكرة قابلة للكتابة والقراءة وفيها يتم اختيار العنوانين عشوائياً أو في أي ترتيب سواء كانت عملية قراءة أو كتابة.

عندما ينقطع مصدر التغذية لهذا النوع من الذاكرة فإنها تفقد المعلومات المخزنة بها.

ذاكرة القراءة فقط ROM (Read Only Memories)

هي نوع من الذاكرة التي يتم فيها تخزين البيانات بصفة دائمة أو شبه دائمة، بإمكاننا القراءة من ذاكرة ROM دون الكتابة عليها.

تحفظ ذاكرة ROM بالبيانات المخزنة حتى ولو انقطع مصدر التغذية.

يندرج تحت هذا النوع من الذاكرة ذاكرة القراءة المبرمجة PROM (Programmable ROM) (ROM)

وذاكرة القراءة المبرمجة القابلة للمسح EPROM (Erasable PROM) وفيها يمكن مسح المعلومات التي بها وبرمجتها وإعادة مسحها وبرمجتها عدة مرات.

أنواع الذاكرة العشوائية RAM

تقسم الذاكرة العشوائية RAM إلى فئتين وهما الذاكرة العشوائية الساكنة Static RAM والذاكرة العشوائية الديناميكية Dynamic RAM.

تستخدم ذاكرة SRAM قلابات كعناصر للتخزين لذا تبقى البيانات مخزنة طالما تواجد جهد التغذية.

أما الذاكرة DRAM فإنها تستخدم مكشافات كعناصر للتخزين، لذلك فإنها لا تستطيع احتفاظ البيانات لمدة طويلة دون إعادة شحن المكشافات بآلية تسمى تحديث أو تجديد Refreshing.

تقسم ذاكرة SRAM على فئتين ذاكرة SRAM المتزامنة Synchronous RAM وذاكرة SRAM غير المتزامنة Asynchronous RAM.


أما فئات DRAM فهي:

(Fast Page Mode DRAM) FPM DRAM

، (Extended Data Out DRAM) EDO RAM

، (Burst Extended Data Out DRAM) BEDO RAM و (Synchronous DRAM) SD RAM

يوضح الشكل (٦ - ٢٤) كل فئات الذاكرة العشوائية RAM.




الشكل (٦ - ٢٤)

عنونة الذاكرة


العنونة هي عملية اختيار إحدى خلايا الذاكرة لكتابتها عليها أو القراءة منها.
ويتم تنظيم الذاكرة بوضع خلاياها في ترتيب مستطيلي بين الصفوف والأعمدة.
تقوم دوائر التحكم التي تصبح الذاكرة بتشييط عنوان الذاكرة الذي نريد الكتابة عليه أو القراءة منه.

فمن خلال الشكل (٦ - ٢٥) نلاحظ أن الذاكرة منظمة على شكل مصفوفة ذات ٨ أعمدة و٧ صف.
تحتوي كل خلية أي صف على نفس خط التحكم في اختيار الصف Row Select كل مجموعة من خطوط البيانات ، والتي هي في حالتها ٨ خطوط ، تمر عبر كل خلية وتكون موصلة بخط واحد للبيانات I/O الذي يستخدم كمدخل ومخرج في حالة الكتابة أو القراءة من الذاكرة.
فلو أردنا تخزين وحدة بيانات والتي هي في حالتها واحد بايت في أي واحد من صفوف هذه المصفوفة فما علينا إلا تشييط عنوان الصف ثم أمر الكتابة مما يؤدي إلى وضع وتخزين كل من البتات الثمانية في الصف المختار.

أما في حالة قراءة وحدة البيانات ، فإنه يتم تشييط خط القراءة مما يؤدي إلى إظهار الثمانية بتات المخزنة في العنوان المختار وتحويلها إلى مسجل البيانات عبر مخرج خطوط البيانات.



خطوط العنوان



مدخل البيانات (1)

مخرج البيانات (0)

الشكل (٦ - ٢٦)

في حالة القراءة ، يتم اختيار وتتشييط عنواناً من بين 65536 عنواناً الذي تحتوي عليه الشريحة ، بعدها يتم إخراج وإظهار الثمانية بتات المخزنة في هذا العنوان عبر خطوط مخارج البيانات O₁ O₂ O₃ O₄ . O₅ O₆ O₇ O₈ .

أما في حالة الكتابة ، فإنه يتم التخزين في العنوان المختار للثمانية بتات التي تظهر على خطوط مدخل البيانات I₁ I₂ I₃ I₄ I₅ I₆ I₇ I₈ .

ذاكرة القراءة فقط ROM


تقوم ذاكرة القراءة ROM ب تخزين البيانات بصفة دائمة أو شبه دائمة. تدل البيانات المخزنة في ذاكرة ROM على عمليات ذات استخدام متكرر في أنظمة التطبيقات ، مثل الجداول أو الأوامر المبرمجة الضرورية في أي عملية بدء التشغيل للأنظمة كدور BIOS خلال إقلاع جهاز الكمبيوتر. تحفظ ذاكرة القراءة ROM بالبيانات حتى ولو انقطع جهد التغذية.

أنواع ذاكرة القراءة فقط ROM

تقسم ذاكرة القراءة فقط ROM إلى عدة فئات نذكر منها:

- ذاكرة القراءة ذات قناع ROM Mask
- ذاكرة القراءة المبرمجة (Programmable ROM) PROM
- ذاكرة القراءة المبرمجة القابلة للمسح (Erasable PROM) EPROM
- ذاكرة القراءة المبرمجة القابلة للمسح فوق بنسجية (UV EPROM)
- وذاكرة القراءة المبرمجة القابلة للمسح كهربائياً (Electrically EEPROM) EEPROM

يوضح الشكل (٦ - ٢٧) كل فئات ذاكرة ROM.



الشكل (٦ - ٢٧)

الذاكرة ذات القناع هي الذاكرة التي تكون فيها البيانات مخزنة بصفة دائمة ، تتم عملية التخزين خلال التصنيع.

ذاكرة PROM هي الذاكرة التي تخزن فيها البيانات كهربائياً من قبل المستخدم بواسطة أدوات خاصة.


ذاكرة EPROM هي ذاكرة قائمة أساساً على شبه الموصل المعدني الأكسيدى MOS.

ذاكرة UV EPROM هي نوع من الذاكرة القابلة للبرمجة كهربائياً من قبل المستخدم. تتم عملية مسح البيانات المخزنة بعرض الذاكرة لإشارة ضوئية فوق بنفسجية لزمن مقداره بضع دقائق. أما ذاكرة EEPROM فهي ذاكرة قابلة للمسح في خلال بضع ميلي ثانية.

من الضروري معرفة المكونات الأساسية لشريحة ذاكرة ROM قبل الشروع في معرفة الآلية التي بواسطتها تم عملية تخزين البيانات أو برمجة ROM بصفة دائمة خلال التصنيع.

تستخدم أغلب شرائح ROM وجود أو عدم وجود توصيلة ترانزستور في تقاطع صف مع عمود ، ما يؤدي إلى تخزين 1 أو 0.

يوضح الشكل (٦ - ٢٨) خلايا ذاكرة ROM من نوع MOS.



إن وجود توصيلة من أي صف إلى بوابة Gate الترانزستور تمثل 1 في هذا الموقع أو الخلية لأنه عندما يكون خط الصف على المستوى High يؤدي إلى وضع الترانزستور ذو البوابة الموصلة بخط الصف في حالة ON ما يعني البت 1 ، وعندما لا تكون بوابة الترانزستور موصلة بخط الصف فإنه لا يوصل ويكون في حالة OFF ما يعني البت 0.


لنفترض أننا نريد برمجة شريحة من نوع ROM تؤدي عملية إس ٢ أو تربيع وهذا يعني أن محتوى أي موقع يساوي عنوان الخلية إس ٢ أو

$$\text{محتوى الذاكرة في العنوان } n = ^2(\text{عنوان الصف } n)$$

لتحقيق ذلك ما علينا إلا توصيل بوابة Gate الترانزستور بخط الصف المنشط أو العنوان المختار لغرض تخزين البت ١ وعدم توصيل بوابته لتخزين البت ٠.

لأن كون الترانزستور في حالة ON يؤدي إلى وجود جهد قيمته ٥V على طرف المقاومة الموجودة على العمود المناسب ما يعني ١ وكونه في حالة OFF يؤدي إلى جهد قيمته ٠V على طرف المقاومة ما يعني ٠.

يوضح الشكل (٦-٢٩) ذاكرة ROM سعتها ١٦ بait أو ١٢٨ بت قادرة على تخزين ١٦ كلمة طول كل واحدة منها ٨ بت. تحتوي كل كلمة مبرمجة على القيمة التربيعية لعنوان صف هذه الكلمة.




الشكل (٦ - ٢٩)

تمديد الذاكرة Memory Expansion

بإمكاننا تمديد الذاكرة لتكبير طول الكلمة والذي هو عدد البتات في كل عنوان أو تكبير سعة الذاكرة والذي هو عدد العنوانين. تتم عملية التمديد بإضافة شرائح وتوصيلها مع بعضها بصفة معينة.

يوضح الشكل (٦ - ٣٠) كيف يتم تمديد ذاكرة سعتها $(64k \times 4)$ عنواناً يحتوي كل واحد منه على كلمة طولها 8 بت وهذا باستخدام شريحتين طول كل كلمة فيها 4 بت على النحو الموضح في الشكل.




الشكل (٦ - ٣٠)

يعطي الشكل (٦ - ٣١) أكثر وضوح لهذه العملية. احتجنا إلى 16 خط لنقل العنوانين لأن


$$2^{16} = 65536$$

وإذا أردنا تمديد الكلمة إلى طول مقداره 16 بت فعلينا استخدام 4 شرائح طول كل كلمة واحدة منها 4 بت.



الشكل (٦ - ٣١)

لتمديد سعة الذاكرة على طريقة تكبير عدد العناوين فعلينا توصيل الشرائح كما هو موضح بالشكل (٦ - ٣٢).



الشكل (٦ - ٣٢)

نلاحظ في الشكل كيف يتم الحصول على ذاكرة سعتها 4 ميجا بايت من خلال شريحتين سعة كل واحدة منها 2 ميجا بايت.

تحتاج العملية إلى استخدام خط عنوان إضافي لنقل العنوان وتحويله من 21 خط $(2^{21} = 2.097152)$ إلى 22 خط $(2^{22} = 4194304)$.

يقوم الخط 2 في ناقل العنوان باختيار عنونة 2 ميجا بايت الأولى عندما تكون قيمته 0 (مدخل EN الذاكرة الأولى Low) وعنونة 2 ميجا بايت الثانية عندما تكون قيمته 1 (مدخل EN الذاكرة الثانية Low).

اختبار ذاتي

العدادات

١. ما هو الفرق بين عداد متزامن وعدد غير متزامن؟
٢. ماذا نعني بمعامل العداد ؟ Modulus
٣. ما هو معامل عداد ذو خمس بتات أو يتكون من 5 قلابات؟
٤. ما هو عدد القلابات الذي يحتوي عليه عداد ذو معامل ١٨ ؟
٥. ماذا نعني بعداد BCD ؟
٦. ما هو معامل العداد الذي يتكون من 4 عدادات معامل كل واحد منهم ١٠ ؟
٧. قم بتصميم عداد تصاعدي غير متزامن ، معامله ٢٣ ؟
- ٨ - قم بتصميم عداد تنازلي غير متزامن ، معامله ١٣ ؟
- ٩ - من أي أنواع الدوائر المنطقية تعتبر العدادات ؟
- ١٠ وضح الفرق بين العدادات المتزامنة والعدادات غير المتزامنة ؟
- ١١ صمم عداد تصاعدي غير متزامن ذو معامل (8) باستخدام قلابات (K-J) مع كتابة جدول الحقيقة ، ورسم الشكل الموجي للخرج ؟
- ١٢ صمم عداد تنازلي متزامن ذو معامل (6) باستخدام قلابات (T) مع كتابة جدول الحقيقة ، ورسم الشكل الموجي للخرج ؟

مسجلات الإزاحة Shift Registers

١. ما هي العناصر الأساسية التي يتكون منها مسجل الإزاحة؟
٢. ما هو نوع المسجل الذي بإمكانه إزاحة البيانات إلى اليمين أو إلى اليسار؟
٣. ما هو عدد نبضات الساعة اللازم للإزاحة بصفة متتالية بايت من البيانات في مسجل الإزاحة؟
٤. ما هو عدد نبضات الساعة اللازم للإزاحة بصفة متوازية بايت من البيانات في مسجل الإزاحة؟
٥. يحتوي مسجل إزاحة لليمين ذو الدخل المتوازي والخرج المتالي على البيانات التالية :

11001010 ما هي البيانات التي يحتوي عليها المسجل بعد مرور 3 نبضات للساعة؟

٦. نريد إدخال البيانات التالية 11001010 في مسجل إزاحة لليمين ذو الدخل المتالي والخرج المتالي. ما هي البيانات التي يحتوي عليها المسجل بعد مرور 4 نبضات للساعة؟
٧. تم إدخال البيانات 11001010 في مسجل ذو الدخل المتوازي والخرج المتوازي. ما هي البيانات المحصل عليها في الخرج بعد مرور 4 نبضات للساعة، علماً أنه تمت فيه إزاحة البيانات إلى اليسار.
٨. ماذا يحدث في مسجل إزاحة ذو الدخل المتالي والخرج المتالي إذا وصلنا خرج المسجل بدخله؟

دوائر الذاكرة

١. ما هي سعة ذاكرة ذات 512 عنواناً وقدرة على تخزين 8 بت في كل عنوان؟
٢. ما هو عدد البيانات التي تتكون منه كلمة طولها 32 بت؟
٣. ماذا يحدث لبيانات الذاكرة العشوائية عند انقطاع جهد التغذية؟
٤. ما هو عدد خطوط العنوانين التي تحتوي عليه ذاكرة ذات 256 عنواناً؟
٥. ما هو عدد العنوانين الذي تحتوي عليه ذاكرة سعة ناقل عنوانينها 24 بت؟
٦. ما هي السعة بالبايت وبالبت لذاكرة عدد خطوط ناقل عنوانينها 28 وقدرة على تخزين 4 بت في كل عنوان؟
٧. ما هي الوسائل المستخدمة لتمديد الذاكرة؟
٨. كيف يتم تمديد عدد مداخل ومخارج البيانات إلى 16 مدخل أو مخرج باستخدام شريحة ذاكرة ذات 4 مداخل ومخارج؟
٩. كيف يتم تمديد عدد العنوانين إلى 64K باستخدام شرائح ذاكرة ذات 32K؟



دواير رقمية

المعالجات

النهايات

٧

**الجدارة:**

إعطاء الطالب الأساسية الضرورية لتمكينه من دراسة هذا الموضوع بشكل أوسع في وقت لاحق. التعرف على نوع من أنواع المعالجات المستخدمة في أجهزة الحاسب من نوع IBM وهي معالجات إنتل. دراسة المعالج ٨٠٨٦ كنموذج لشرح المفاهيم الأساسية للمعالجات.

أهداف الوحدة:

عند إكمال هذا الدرس ستكون قادراً على:

- تعریف المعالج ومكوناته الأساسية.
- شرح وظيفة ALU، وحدة السجل ووحدة التحكم.
- شرح ناقل العناوين وناقل البيانات وناقل التحكم.
- إيجاد حجم الذاكرة التي يمكن للمعالج الوصول إليها.
- تعریف لغة الآلة و لغة التجميع.
- معرفة مراحل تنفيذ برنامج بلغة التجميع.

مستوى الأداء المطلوب:

أن يصل الطالب المتدرب إلى إتقان هذه الجدارة ٨٠٪.

الوقت المتوقع للتدريب:

٣ ساعات .

الوسائل المساعدة:

- دفتر و قلم.

متطلبات الوحدة:

- اجتياز جميع الوحدات السابقة.

المعالج والحاسب:

الحاسب الذي تستعمله لتصفح الإنترنط أو القراءة وثيقة ما ، يستخدم معالجاً ل القيام بهذا العمل. فالممعالج هو نواة الحاسب سواءً حاسب مكتبي أو خادم شبكة أو جهاز حاسب محمول. فالممعالج عبارة عن شريحة إلكترونية، يمكن برمجتها بسلسلة من التعليمات ل القيام بمهام معينة على البيانات وأجهزة الدخل والخرج. عند توصيل معالج مع ذاكرة باستخدام وسيط لنقل البيانات من وإلى المحيطات الخارجية نحصل على جهاز حاسب بسيط.

المكونات الأساسية للمعالج:

يتكون المعالج من ثلاثة مكونات أساسية: وحدة الحساب والمنطق (Arithmetic and Logic Unit)، ووحدة السجلات Registers Unit ووحدة التحكم Control Unit. الشكل التالي يبين الوحدات الرئيسية للمعالج بصورة عامة:



وحدة الحساب والمنطق:

تقوم هذه الوحدة بعمليات حسابية على البيانات مثل الجمع والطرح والضرب والقسمة وتقوم أيضاً بعمليات منطقية مثل NOT و AND و OR و XOR .

وحدة السجلات:


أشاء تفديز برنامج ما لسلسلة من التعليمات، تخزن البيانات مؤقتاً في مجموعة من السجلات الداخلية التي تشكل هذه الوحدة. فهذه الوحدة تُستخدم إذن كذاكرة داخلية مؤقتة.

وحدة التحكم:

تشكل هذه الوحدة عصب المعالج و ذلك بتنفيذ وظائف التوقيت والتحكم في الإشارات للحصول على البيانات من و إلى المعالج و القيام كذلك بتنفيذ التعليمات المبرمجة وجميع العمليات الأخرى.

نواقل المعالج:

قياسياً، للمعالج ثلث نواقل لتبادل المعلومات داخلياً وخارجياً كما هو مبين في الشكل التالي. هذه النواقل هي: ناقل العناوين و ناقل البيانات و ناقل التحكم.

**ناقل العناوين :**

ناقل العناوين هو ناقل أحادي الاتجاه، من المعالج إلى الذاكرة أو محيط خارجي آخر. يستعمل المعالج ناقل العناوين لتعيين عناوين لأماكن مختلفة في الذاكرة أو منافذ الدخل والخرج I/O وذلك للقيام بنقل البيانات منها. وحجم أو نطاق ناقل العناوين يرتبط بعدد الخطوط أو الخانات المستخدمة. والمعالجات القديمة لها 4 خانات، ارتفع هذا الرقم إلى 8 و 16 و 32 مع تقدم تقنية صناعة المعالجات. وكلما زاد عدد خانات ناقل العناوين كلما زاد حجم الذاكرة التي بإمكان المعالج الوصول إليها. وباستخدام 16 خانة يمكن للمعالج الوصول إلى 65536 مكان في الذاكرة. كما أنه باستخدام 32 خانة يمكن للمعالج الوصول إلى 4,295,000,000.

العلاقة التي تربط عدد خانات ناقل العناوين و عدد أماكن الذاكرة تتلخص في التالي:

$$M = 2^n$$

M يمثل عدد أماكن الذاكرة

n يمثل عدد خانات ناقل العناوين.

مثال إذا كان عدد خانات ناقل البيانات ١٦ يمكن إذن الوصول إلى $2^{16} = 65536$. فإذا كان ٦٤ خانة

$$2^{64} = 18446744073709551616$$

ناقل البيانات:

يعتبر ناقل البيانات ناقل ذو اتجاهين حتى يتمكن من نقل البيانات والتعليمات من وحدة إلى أخرى. يمكن لناقل البيانات أن يحمل ٨ أو ١٦ أو ٣٢ أو ٦٤ خانة وهذا حسب نوع المعالج. كلما زاد عدد خانات ناقل البيانات كلما زاد أداء المعالج وسرعة تنفيذ البرامج.


ناقل التحكم :

يعتبر ناقل إشارات التحكم ذو اتجاهين، إلا أنه لا يوجد شكل قياسي لعدد خانات هذا الناقل، إذ أن عددها وعلاقاتها تختلف كثيراً من معالج إلى آخر. يستخدم المعالج ناقل إشارات التحكم لتسيير العمليات والاتصال بالمكونات الخارجية.

برمجة المعالج:

المعالج لا يفهم إلا لغة واحدة خاصة به وهي لغة الآلة والتي تتشكل من أعداد ثنائية (٠ و ١). يصعب للمبرمج استخدام هذه اللغة، لذلك تم تطوير لغات أخرى تُسهل برمجة المعالج. تُصنف هذه اللغات باللغات منخفضة المستوى (Low level languages) مثل لغة التجميع Assembly language و اللغات عالية (High level languages) مثل لغة C و البيسك و لغة الجافا...إلخ.

فلغة التجميع، هي تعليمات تشبه كلمات باللغة الإنجليزية تسمى بـ mnemonics، تسهل برمجة المعالج لكنها تظل لغة معقدة إذا ما قارناها مع لغات عالية المستوى. إذا استخدمنا لغة التجميع لكتابة برنامج ما، فلكي نستطيع مخاطبة المعالج، يجب تحويل شفرة لغة التجميع إلى شفرة لغة الآلة. يقوم بعملية التحويل برنامج يسمى بالمجمع أو Assembler. الشكل التالي يوضح عملية برمجة المعالج بلغة التجميع.




أما لغات البرمجة عالية المستوى، التي لا تعتمد على نوع المعالج، فإنها تحول إلى لغة الآلة عن طريق ما يسمى بالمترجم (Compiler) أو بالمفسر (Interpreter).

سوف نعود إلى موضوع برمجة المعالج في الفقرات القادمة بشكل أكثر وضوحاً.

الحاسب:

لكي نحصل على جهاز حاسب ما علينا إلا توصيل المعالج بمكونات خارجية مثل الذاكرة (RAM) و (ROM) وأجهزة الدخل والخرج (Input/Output Devices). يُبيّن الشكل التالي مكونات حاسب نموذجي.



تتصل وحدة المعالجة المركزية CPU مع كل من وحدات الذاكرة والإدخال والإخراج من خلال نوافل العناوين والبيانات والتحكم.



وحدة المعالجة المركزية CPU

ت تكون هذه الوحدة من المعالج وجميع الدوائر الداخلية. مبدئياً، يقوم CPU بـ:

- تحديد عنوان في الذاكرة.
- جلب تعليمة البرنامج المخزنة في مكان الذاكرة.
- تنفيذ التعليمة.

عند نهاية تنفيذ التعليمة الحالية، ينتقل CPU إلى التعليمة التالية. يكرر هذه العملية إلى نهاية جميع التعليمات التي تخص البرنامج.

وحدة الذاكرة:

ت تكون وحدة الذاكرة من RAM و ROM و قرص لتخزين البرامج. تخزن البيانات والبرامج في RAM مؤقتاً أثناء تنفيذ تعليمات البرنامج، وتُخزن برامج النظام في ROM مثل BIOS. تقوم برامج النظام عامة بالتحكم في الشاشة والطابعة وفحص جهاز الحاسب من الأخطاء ومهام أخرى.

بما أن RAM هي ذاكرة تحفظ البيانات بشكل مؤقت، فعند قطع التيار يجب استعمال وسيلة أخرى لحفظ البرامج. نستخدم القرص لمكين الحاسب من استرجاع البرامج عندما نحتاج إليها.

وحدات الإدخال والإخراج:

يسقبل جهاز الحاسوب المعلومات الخارجية عن طريق وحدة الإدخال، ويرسل المعلومات عن طريق وحدة الإخراج.

المعالج إنتل ٨٠٨٦


مقدمة

المعالج إنتل ٨٠٨٦ هو معالج ١٦ خانة، يستخدم كوحدة معالجة مركبة CPU في أجهزة الحاسب. ١٦ خانة تعني أن وحدة الحساب والمنطق والسجلات الداخلية ومعظم الأوامر مصممة للعمل مع بيانات ثنائية طولها ١٦ خانة. يعتبر المعالج الفئة الأولى للمعالجات ٨٠٨٦ (٨٠٢٨٦، ٨٠٣٨٦، ٨٠٤٨٦، ...، بنتيوم...). سوف نتطرق في هذه المادة إلى طريقة عمل المعالج الأساسية و البنية الداخلية له و وصف وحدة مواجهة الناقل Data Bus Interface unit (BIU) و معرفة وظائف السجلات الداخلية و وصف وحدة التنفيذ (EU)Execution Unit.

طريقة العمل الأساسية للمعالج ٨٠٨٦:

يحتوي المعالج إنتل ٨٠٨٦ على:

- ١٦ خانة ناقل البيانات Data Bus، تمكن المعالج من قراءة وكتابة بيانات طولها ١٦ خانة (٢٠ بايت) أو ٨ خانات (١ بايت) من و إلى الذاكرة في نفس الوقت.
- ٢٠ خانة ناقل العناوين، يمكن المعالج من عنونة أي عنوان لـ ٢٠ أو ١٠٤٨٥٧٦ مكان في الذاكرة. كل مكان في الذاكرة يمثل بايت (٨ خانات). لتخزين ١٦ خانة يستعمل المعالج مكانين متتاليين في الذاكرة، سوف نتكلم أكثر تفصيل في هذا الموضوع لاحقاً.



المعالج هو مكون يقوم بتنفيذ برنامج (قائمة من التعليمات) من خلال تكرار الخطوات الأساسية التالية:


١. جلب التعليمية التالية من الذاكرة.

٢. قراءة التعليمية.

٣. تنفيذ التعليمية.

٤. كتابة الناتج في الذاكرة (إذا احتاجه البرنامج).

يتم تنفيذ هذه الخطوات الأساسية في المعالج ٨٠٨٦ من خلال وحدتين داخليتين منفصلتين هما: وحدة التنفيذ Executive unit (EU) لتنفيذ العمليات ووحدة مواجهة الناقل Bus Interface Unit (BIU) لربط المعالج بالذاكرة وغيرها وكذلك لجلب التعليمات وعملية القراءة وكتابة الناتج. هذه الوحدتين موضحتين في الشكل التالي:




تقوم وحدة مواجهة الناقل (BIU) بجميع عمليات النقل لوحدة التنفيذ (EU) لنقل البيانات من الذاكرة أو وحدة الدخل والخرج(I/O) بينما تقوم وحدة التنفيذ (EU) بتنفيذ التعليمات، تقوم كذلك BIU بجلب التعليمية التالية من الذاكرة. تسمى هذه العملية بجلب التعليمية (prefetching). تخزن التعليمات التي تم جلبها من الذاكرة سجلات داخلية تسمى طابور التعليمية (IO).

يسمح هذا الطابور بتزويد وحدة (EU) بالتعليمات بدون انتظار التعليمات التالية. الطابور يسرع معالجة البيانات بدمج عملية الجلب وتنفيذ التعليمية الحالية ما يسمى ب overlapping pipelining أو overlapping. كانت المعالجات القديمة تقوم بهذه العملية بشكل تسلسلي. الشكل التالي يوضح مقارنة ما بين العمليتين (التسلسلي و عملية الجلب والتنفيذ).

سلسلي	ج	اب	تفيد	ذ	كتاب	ج	اب	تفيد	ذ	ج	اب	قراءة	ق	دراءة	ذ	تفيد
			العلمية ١		الناتج		العلمية ٢		العلمية ٢		العلمية ٣		المعامل		العلمية ٣	


EU	تفيد	ذ	تفيد	ذ	تفيد	ذ
التنفيذ	العلمية ١		العلمية ٢		العلمية ٣	
الجلب	ج	اب	ج	اب	ج	اب
BIU	العلمية ١		العلمية ٢		العلمية ٣	

وقت التنفيذ



البنية الداخلية الأساسية للمعالج: ٨٠٨٦

الشكل التالي يبين البنية الداخلية للمعالج ٨٠٨٦. يوضح الشكل كذلك بنية كل من الوحدتين الداخلية EU و BIU.



وحدة مواجهة الناقل (BIU):

تتكون وحدة مواجهة الناقل من أربع أقسام رئيسية هي:

١. طابور التعليمات .
٢. سجلات التجزئة .
٣. مؤشر التعليمية
٤. دائرة جامع العناوين .

الاتصال بوحدة التنفيذ يتم عن طريق الناقل الداخلي للبيانات .

طابور التعليمية (Instruction Queue) (IQ)

طابور التعليمية يزيد من السرعة الإجمالية للمعالج وذلك بإحضار التعليمات من الذاكرة و تخزينها في الطابور قبل البدء في تفزيتها. يجلب المعالج ستة (٦) تعليمات كحد أقصى و تسمح هذه التقنية للمعالج ٨٠٨٦ بالقيام بعمليتين في نفس الوقت (الجلب و التنفيذ) و تسمى هذه التقنية بـ pipelining أو overlapping.

سجلات التجزئة (Segment Registers)

ت تكون جميع سجلات التجزئة الأربع (CS, DS, ES, SS) من ١٦ خانة و تستخدم لعنونة ١ ميغابايت (1MB) من مساحة الذاكرة.

ولتنفيذ برنامج ما، يقوم المعالج ٨٠٨٦ بتقسيم مساحة الذاكرة إلى أربع مجموعات تسمى أجزاء segments، مساحة كل جزء لا تتعدي ٦٤ كيلوبايت (٦٥٣٦ بايت).

عنوان البداية أو القاعدة (base address) لكل جزء في الذاكرة ثُعين من قبل البرنامج، و تخزن أماكنها الحالية في سجلات التجزئة الأربع. و وظيفة كل جزء تتلخص في التالي:


السجل (CS) (Code Segment) الذي يحتوي على عنوان بداية التعليمات.

السجل (DS) (Data Segment) الذي يحتوي على عنوان بداية البيانات.

السجل (SS) (Stack Segment) الذي يحتوي على عنوان بداية الكومة أو الرصّة.

السجل (ES) (Extra Segment) الذي يحتوي على عنوان بداية جزء إضافي.

الشكل التالي يوضح مكان الأجزاء و مساحتها وعنوان القاعدة.





عنوان البداية. يكون محتوى السجل
←
(ES=7000H)

عنوان البداية يكون محتوى السجل
←
(ES=5000H)

عنوان البداية يكون محتوى السجل
←
(ES=348AH)


عنوان البداية يكون محتوى السجل
←
(ES=2000H)

ملاحظة: تضيف دائمًاً وحدة مواجهة الناقل أصفار في آخر ٤ خانات لعنوان البداية لكي يصبح ٢٠ خانة


مؤشر التعليمية Instruction Pointer (IP) ودائرة جمع العناوين:

مؤشر التعليمية يشير إلى التعليمية التالية في الذاكرة. يحتوي السجل IP على عنوان المعادل (Offset) للتعليمية التالية و التي هي المسافة بالبايت بين عنوان البداية أو القاعدة و عنوان الشفرة الحالي في سجل التجزئة (CS).

للحصول على الـ ٢٠ خانة للعنوان الفعلي للذاكرة التي تخرج من ناقل العناوين، نجمع ١٦ خانة لعنوان المعادل IP مع عنوان البداية للسجل CS الحاصل بعد إزاحتة بأربعة خانات إلى اليسار كما هو مبين في الشكل:



هذه العملية قامت بها دائرة جامع العناوين. الشكل التالي يوضح عنونة مكان في الذاكرة باستخدام طريقة التجزئة. في هذا المثال يحتوي سجل التجزئة CS على $A000_{16}$ و سجل مؤشر التعليمات IP على $A0B0_{16}$. عند إزاحة سجل التجزئة CS وإضافته إلى السجل IP نحصل على $AA0B0_{16} = A0B00_{16} + A000_{16}$.



مثال: أوجد العنوان الفعلي في الذاكرة للتعليمية في الحالة التالية:

$$\begin{aligned} A034_{16} &= CS \\ OFF2_{16} &= IP \end{aligned}$$

الحل:

$$A1332_{16} = OFF2_{16} + A0340_{16}$$

سؤال : أوجد العنوان الفعلي عندما يكون CS يحتوي على العنوان $6B4D_{16}$

(EU) Execution Unit وحدة التنفيذ

تقوم وحدة التنفيذ بفك الشفرة التي تم جلبها من وحدة BIU وكذلك بتوليد إشارات التحكم المناسبة وتنفيذ التعليمات. الأجراء الرئيسية لوحدة التنفيذ هي:

- وحدة الحساب والمنطق ALU.
- سجلات العامة General purposes
- الأعلام Flags.

وحدة الحساب والمنطق (ALU)

تقوم هذه الوحدة بجميع عمليات البرمجة والمنطق. مثل الجمع والطرح وAND وOR وXOR والزيادة والنقصان والإزاحة باستخدام ١٦ خانة أو ٨ خانات.

السجلات العامة:

في الشكل الذي يوضح البنية الداخلية للمعالج ٨٠٨٢ نجد ٨ سجلات عامة ٨ خانات باسم AH، AU، BL، CL، CH، DH، DL.


يمكن استخدام هذه السجلات للتخزين المؤقت للبيانات التي طولها ٨ خانات. السجل AL يسمى بالمركم (Accumulator) ويتميز ببعض خصائص التي لا تتوفر في السجلات الأخرى.

تمثل كل من AL، BL، CL، DH، CH، BH، AH، BP، DI، SP، SI. تسمى هذه السجلات بسجلات الفهرسة (Pointers) والتوجيه (Index) وتستخدم هذه السجلات في حالات مختلفة لعنونة الذاكرة تحت تحكم وحدة التنفيذ EU. الشكل التالي يوضح ذلك:

مجموعة البيانات	AH	AL	Accumulator
	BH	BL	Base
	CH	CL	Count
	DH	DL	Data
مجموعة الفهرسة والتوجيه	SP		Stack Pointer
	BP		Base pointer
	SI		Source Index
	DI		Destination Index

العلام (Flags):

سجل العلم هو عبارة عن دائرة قلّاب يقوم بإخبار المعالج ببعض الحالات التي تنتج عن تنفيذ عملية أو تحكم في بعض عمليات وحدة التنفيذ. يحتوي سجل العلم على ٩ حالات وخانات تحكم كما هو مبين في الشكل:



يستخدم علم الحالة، وهو خانة واحدة، لإظهار حالة معينة بعد عمليات حسابية مثل CF علم الحمل و SF علم الصفر أو OF علم الإشارة ... إلخ. تستخدم أعلام التحكم لتعديل عمليات المعالجة في بعض الحالات.

برمجة المعالج بلغة التجميع Assembly Language Programming :

يجب برمجة جميع الحاسوبات للقيام بمهام معينة حتى البدائية منها. سوف نركز في هذا الفقرة على المفاهيم الأساسية لبرمجة المعالج بلغة التجميع.

ت تكون البرامج من قائمة مرتبة من التعليمات، هدفها القيام بمهام معينة. لننظر كيف ينفذ المعالج برنامج بسيط. لنأخذ المثال التالي:

١. إدخال قيمة من منفذ الدخل رقم ٢. يمكن أن تكون هذه القيمة مثلاً درجة الحرارة الخارجية.
٢. إضافة العدد إلى القيمة المدخلة. يمكن أن يمثل هذا العدد معامل تصحيح لدرجة الحرارة.
٣. إخراج الجمع إلى منفذ الخرج رقم ٣. إظهار درجة الحرارة مثلاً على جهاز الأوسيلوسكوب أو جهاز آخر.

يجب كتابة التعليمية أو التعليمات لكل مهمة لإخبار المعالج بما سوف يقوم به. فلكل معالج مجموعة تعليمات (Instruction Set) يمكن للبرنامج استخدامها للقيام بمهام معينة. مثلاً المعالج ٨٠٨٦ له ما يقارب ١٠٠ تعليمية.

إن التعليمية، هي الوحدة الأساسية في عملية المعالجة وتألف من قسمين: الأول يسمى بشفرة العملية Opcode التي تصف ما تقوم به التعليمية. والثاني يسمى بالمعاملات Operands التي تصف المعطيات والعناصر التي تحتاجها التعليمية لمعالجة البيانات.

للتوسيع أكثر نأخذ المثال السابق لشرح دور التعليمية.

في الخطوة الأولى نستخدم التعليمية IN لإخبار المعالج بنقل البيانات من المنفذ المخصص لذلك إلى المركم AL. تمثل التعليمية IN بشفرة العملية Opcode (٨ خانات): $E4_{16} = 11100100_2$. يكون مكان الشفرة العملية في الذاكرة RAM ويحدد عنوانه المبرمج. مكان الذاكرة الذي يلي شفرة العملية يحتوي على المعطيات وهو في المثال رقم منفذ الخرج. في نهاية تنفيذ هذه التعليمية، تكون القيمة المخزنّة في المركم AL تساوي القيمة التي كانت موجودة بمنفذ الدخل رقم ٢.

في الخطوة الثانية نستخدم التعليمية ADD لإخبار المعالج بإضافة المعامل ٥ إلى محتوى المركم AL ووضع الناتج في المركم AL مرة ثانية. تمثل التعليمية ADD بشفرة العملية التالية: $04_{16} = 00000100_2$.

نجد هذه القيمة مخزنّة في مكان الذاكرة الذي يلي رقم المنفذ السابق.

عنوان الذاكرة الذي يلي التعليمية ADD يحتوي على المعامل ٥.

في الخطوة الثالثة نستخدم التعليمية OUT لإخبار المعالج بنقل محتوى المركم AL (الذي يحتوي على حاصل الجمع) إلى منفذ الخرج رقم ٣. تمثل التعليمية OUT بشفرة العملية $E6_{16}=11100110$. هذه القيمة مخزنة في مكان الذاكرة الذي يلي المعامل ٥ ويليه رقم المنفذ ٣.

الشكل التالي يوضح محتوى الذاكرة RAM. نأخذ عنوان A0000 كبداية لعنوان الذاكرة الفعلية للبرنامج.

الشفرة	RAM	عنوان الذاكرة الفعلية
شفرة العملية IN	11100100	A0000
رقم منفذ الدخل ٢	00000010	A0001
شفرة العملية ADD	00000100	A0002
المعامل ٥	00000101	A0003
شفرة العملية OUT	11100110	A0004
رقم منفذ الخرج ٣	00000011	A0005

كتابة البرنامج بلغة التجميع يكون كالتالي:

تعليق	لغة التجميع
إدخال بait من المنفذ ٢ وتخزينه في المركم AL.	IN AL,02H
إضافة ٥ إلى محتوى المركم AL.	ADD AL,05H
إخراج حاصل الجمع إلى المنفذ ٣.	OUT 03H,AL

كتابة البرنامج بلغة الآلة تكون كالتالي:

التعليق	شفرة لغة الآلة
شفرة العملية IN	11100100(E4 ₁₆)
رقم المنفذ	00000010(02 ₁₆)

شفرة العملية ADD	00000100(04 ₁₆)
المعامل	00000101(05 ₁₆)
شفرة العملية OUT	11100110(E6 ₁₆)
رقم المنفذ	00000011(03 ₁₆)

تنفيذ البرنامج:

لتنفيذ البرنامج يجب استخدام حاسب متواافق مع IBM أو طقم خاص يستخدم فيه المعالج 8086 وكذلك برنامج المجمع Assembler مثل MASM أو TASM لكتابة الشفرات.

خطوات تنفيذ البرنامج تتلخص في:

١. جلب التعليمة IN.
٢. فك شفرة العملية IN.
٣. قراءة رقم المنفذ من الذاكرة.
٤. الاتصال بالمنفذ باستخدام دوائر الدخل والخرج (I/O) و نقل قيمة الثنائيه الموجودة بالدخل إلى المركم AL.
٥. جلب التعليمة ADD.
٦. فك شفرة العملية ADD.
٧. قراءة المعامل من الذاكرة و إضافته إلى محتوى AL و تخزين الناتج في AL.
٨. جلب التعليمة OUT.
٩. فك شفرة العملية OUT.
١٠. قراءة رقم المنفذ من الذاكرة.
١١. الاتصال بالمنفذ باستخدام دوائر الدخل والخرج (I/O) و نقل القيمة الثنائيه الموجودة بالمركم AL إلى منفذ خرج.

هذا المثال يعطيك فكرة عامة و بسيطة عن طريقة عمل برنامج باستخدام لغة التجميع.

إدخال	IN
إخراج	OUT
نقل	MOV
حفظ في الكومة	PUSH
جلب من الكومة	POP
تبادل	XCHG

مثال: التعليمية MOV: الشكل العام لهذه التعليمية تكون كالتالي:
MOV Destination, Source

تلخص وظيفتها في نقل البيانات من المصدر Source إلى مكان سجل الهدف Destination. مكان

المصدر يمكن أن يكون:

قيمة معينة و تسمى هذه الحالة بحالة العنونة الفورية و Immediate Addressing Mode •

وتكتب التعليمية كالتالي: MOV CL, 48H و تعني نقل البايت 48H إلى السجل CL.

محتوى سجل آخر و يسمى هذا النوع بحالة العنونة السجلات Register Addressing •

و تكتب التعليمية كالتالي: MOV BL, CL و تعني نقل محتوى السجل CL إلى السجل BL.

محتوى مكان في الذاكرة و يسمى هذا النوع بحالة العنونة المباشرة Direct Addressing •

و تكتب التعليمية كالتالي: [437AH] MOV BL, [437AH] و تعني نقل محتوى الذاكرة التي عنوانها 437AH + عنوان القاعدة الموجود بسجل التجزئة للبيانات DS. إذا كان

DS=20000H فإن العنوان يصبح 2437AH

٢. تعليمات حسابية :

إضافة	ADD
زيادة	INC
إنقصاص	DEC
مقارنة	CMP

الطرح	SUB
الضرب	MUL
القسمة	DIV

مثال: التعليمية ADD: الشكل العام لهذه التعليمية تكون كالتالي:

ADD destination, source

تتلخص وظيفة هذه التعليمية في جمع المصدر والهدف. مثال: ADD BL, 06H. إذا أردنا إضافة 78H و

08H فنقوم بنقل 08H إلى سجل معين ثم نضيفه إلى الثاني كالتالي:

```
MOV AL, 08H  
ADD 78H, AL
```

ملاحظة: لا يمكن القيام بعملية الجمع مباشرة فالتعليمية ADD 78H, 08H غير مقبولة.

٣. تعليمات التعامل مع الخانات:

	NOT
	AND
	OR
	XOR
إزاحة إلى اليمين	SAR
إزاحة إلى اليسار	SAL

اختبار ذاتي

١. عرف المعالج وادرك عناصره ؟
 ٢. كيف تنتقل البيانات من وحدة إلى أخرى في الحاسب ؟
 ٣. اذكر المكونات الأساسية للحاسوب ؟
 ٤. ما هي المميزات عند استخدام سجلات المعالج الداخلية بدل من الذاكرة RAM مباشرة ؟
 ٥. ما هو الشيء الذي يحدد أن معالج ما هو معالج ١٦ خانة أو ٣٢ خانة ؟
 ٦. كم خط عنوان يحتوي المعالج ٨٠٨٦ وما هو حجم الذاكرة التي يمكن للمعالج أن يتعامل معها ؟
 ٧. ما هي وظيفة الطابور بالمعالج ٦٨٠٨٦ ما هو دور الطابور في أداء المعالج.
 ٨. ما معنى كل من Opcode و Operands ؟
 ٩. ما هي الذاكرة الفعلية في الحالات التالية :
- CS: IP=4370:561E
CS: IP=7A32:0028
١٠. إذا كان عنوان جزء الشفرة Code Segment يساوي 70400H ، فما هو محتوى السجل CS وما هو العنوان الفعلي للذاكرة للشفرة عندما تكون قيمة السجل IP تساوي ٦539CH
 ١١. باستخدام فقط التعليمات ADD و MOV ، اكتب البرامج التالية:
 أ - $C = A + B$
 ب - $B = 3 * B + 7$

المراجع

١. سليم عمر إدريس : **مبادئ التصميم الإلكتروني الرقمي** شعاع للنشر و العلوم، الطبعة الأولى .٢٠٠٢.
٢. أحمد عبد المتعال : **الإلكترونيات الرقمية و تطبيقاتها العملية** ، دار النشر للجامعات، الطبعة الأولى .٢٠٠١
٣. ذيب محمد إسماعيل غنيم : **دوائر المنطق الإلكترونية و الرقمية** ، منشورات ELGA ، الطبعة الثانية .١٩٩٩
4. Ytha, Yu, Charles Marut: Assembly Language Programming and Organization of the IBM PC, Mc Graw Hill, 1992, isbn 0-07-072692-2.
5. Douglas V. Hall: Microprocessors Interfacing, Programming and hardware, 2nd Edition, Mc Graw Hill, 1992, isbn 0-07025744-2.
6. Thomas L. Floyd: Digital Fundamentals, 6th Edition, Prentice-Hall International Editions, 1994, isbn 0-13-573478-9.
7. Roger L. Tokheim : Digital Electronics, 5th Edition, Mc Graw Hill, 1999.

المحتويات

الصفحة

.....	مقدمة
.....	تمهيد
١.....	الوحدة الأولى: مقدمة الدوائر الرقمية
٢.....	الكيات الرقمية والتماثلية
٩.....	الإشارات الرقمية
١١.....	أجهزة القياس
١٩.....	اختبار ذاتي
.....	الوحدة الثانية: النظم العددية والشفرات
٢٠.....	النظام العشري
٢١.....	النظام الثنائي
٢٣.....	النظام السنتعشري
٢٦.....	شفرة BCD
٣١.....	شفرة ASCII
٣٤.....	اختبار ذاتي
.....	الوحدة الثالثة: الوظائف المنطقية الرقمية
٣٧.....	بواية "و" AND
٣٨.....	بواية "أو" OR
٣٩.....	دائرة العاكس
٤١.....	NAND بوابة
٤٣.....	XOR بوابة
٤٤.....	XNOR بوابة
٤٥.....
٤٧.....	اختبار ذاتي

الوحدة الرابعة: وظائف الدوائر التجميعية.....	٤٨
الجامع.....	٤٩
المقارن.....	٥٦
دائرة المشفر.....	٥٩
دائرة مجمع القنوات Multiplexer.....	٦٥
دائرة معدد القنوات Demultiplexer.....	٦٦
اختبار ذاتي.....	٧٠
الوحدة الخامسة: دوائر القلابات.....	٧٢
القلاب RS.....	٧٣
القلاب JK.....	٧٩
القلاب D.....	٨٠
القلاب T.....	٨١
اختبار ذاتي.....	٨٣
الوحدة السادسة: دوائر العدادات والمسجلات والذاكرة.....	٨٤
دوائر العدادات.....	٨٥
دوائر المسجلات.....	٩٩
دوائر الذاكرة.....	١٠٩
اختبار ذاتي.....	١٢٦
الوحدة السابعة: المعالجات الدقيقة.....	١٢٩
المعالج و الحاسب.....	١٣٠
المعالج إنتل.....	١٣٥
برمجة المعالج.....	١٤٣
اختبار ذاتي.....	١٤٨
المراجع.....	١٤٩
المحتويات.....	

تقدير المؤسسة العامة للتعليم الفني والتدريب المهني الدعم

المالي المقدم من شركة بي آيه إيه سيستمز (العمليات) المحدودة

GOTEVOT appreciates the financial support provided by BAE SYSTEMS

